本文關(guān)鍵詞：基于CML接口的多通道數(shù)�；旌喜纱嫜b置的設(shè)計(jì)與研究

  更多相關(guān)文章： 數(shù)據(jù)采集 電磁干擾 等效電感 CML 感應(yīng)電荷 邏輯控制

【摘要】：隨著軍事、航空、航天等事業(yè)的不斷發(fā)展,在進(jìn)行運(yùn)載火箭、導(dǎo)彈等武器裝備的飛行試驗(yàn)或?qū)嶋H應(yīng)用時(shí),需要采集、測(cè)量、記錄的信息量越來(lái)越大,速度要求越來(lái)越快。在這些信息中,不僅包含各種環(huán)境載荷量,同時(shí)也包含各類(lèi)高速數(shù)字量。針對(duì)這一現(xiàn)狀與需求研究設(shè)計(jì)了基于CML接口的多通道數(shù)�；旌喜纱嫜b置。在該采存裝置的設(shè)計(jì)中,為便于修改與維護(hù),采用模塊化設(shè)計(jì)思想將裝置分成電源模塊、數(shù)字與控制模塊、模擬量調(diào)理模塊以及數(shù)據(jù)記錄等四個(gè)模塊進(jìn)行設(shè)計(jì)。而在本文中主要研究的內(nèi)容有以下幾點(diǎn):1、對(duì)裝置的電源進(jìn)行優(yōu)化設(shè)計(jì),首先介紹了電磁干擾的方式以及其相應(yīng)的獨(dú)立元件搭建濾波電路的濾波原理,提出以電磁濾波模塊設(shè)計(jì)電磁干擾濾波電路的方法;同時(shí),對(duì)電源PCB走線(xiàn)存在的等效電感進(jìn)行了原理分析,提出避免其影響的方法;另外,針對(duì)裝置中需要用到多個(gè)隔離電源設(shè)計(jì)了隔離電源電路,并分析驗(yàn)證了濾波電容過(guò)大對(duì)其造成的影響。2、針對(duì)導(dǎo)引頭圖像數(shù)據(jù)的接收選用了CML接口技術(shù),介紹了CML接口的原理與結(jié)構(gòu),以TI公司的TLK1501作為接口芯片,驗(yàn)證了1.5Gbps傳輸速率下數(shù)據(jù)接收的可行性,完成對(duì)接口電路的設(shè)計(jì),同時(shí)以降速、隔離、雙絞屏蔽線(xiàn)等設(shè)計(jì)提高數(shù)據(jù)傳輸?shù)目煽啃浴?、設(shè)計(jì)了電荷量輸出型傳感器的采集調(diào)理電路,并針對(duì)電荷量傳輸過(guò)程中會(huì)受到電磁感應(yīng)、靜電放電等生成感應(yīng)電荷的干擾,詳述了干擾產(chǎn)生的機(jī)理,并提出了解決方法。4、針對(duì)FPGA的控制邏輯進(jìn)行了詳細(xì)的設(shè)計(jì),將控制邏輯分成多個(gè)模塊,分別完成對(duì)各個(gè)傳輸接口、混合編幀、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)回讀與控制等模塊的邏輯控制,調(diào)用FPGA內(nèi)部RAM進(jìn)行數(shù)據(jù)緩存設(shè)計(jì)。最后,搭建了裝置測(cè)試平臺(tái),構(gòu)成一個(gè)閉合測(cè)試鏈路,完成了對(duì)該裝置各項(xiàng)功能的測(cè)試以及性能的驗(yàn)證。該裝置最終成功應(yīng)用于某彈載測(cè)試系統(tǒng)中。
【關(guān)鍵詞】：數(shù)據(jù)采集 電磁干擾 等效電感 CML 感應(yīng)電荷 邏輯控制
【學(xué)位授予單位】：中北大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：V417;TJ760.6
【目錄】：

• 摘要4-5
• Abstract5-10
• 1 緒論10-15
• 1.1 課題研究背景及意義10-11
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀11-14
• 1.2.1 數(shù)據(jù)采存技術(shù)國(guó)內(nèi)外研究現(xiàn)狀11-12
• 1.2.2 CML接口技術(shù)國(guó)內(nèi)外研究現(xiàn)狀12-14
• 1.3 本文主要內(nèi)容及章節(jié)安排14-15
• 2 裝置整體性設(shè)計(jì)15-20
• 2.1 功能概述15
• 2.2 裝置整體架構(gòu)15-19
• 2.2.1 數(shù)字量及控制模塊設(shè)計(jì)16-18
• 2.2.2 模擬量采集調(diào)理模塊設(shè)計(jì)18-19
• 2.3 本章小結(jié)19-20
• 3 電源優(yōu)化與抗電磁干擾的研究與設(shè)計(jì)20-30
• 3.1 電源抗電磁干擾的研究與設(shè)計(jì)20-24
• 3.1.1 電磁干擾的原理20
• 3.1.2 濾波器抑制電磁干擾設(shè)計(jì)20-24
• 3.2 電源走線(xiàn)上等效電感濾除的研究與設(shè)計(jì)24-26
• 3.2.1 等效電感產(chǎn)生的原理及其影響24-25
• 3.2.2 等效電感濾除25-26
• 3.3 調(diào)理電路隔離電源的研究與設(shè)計(jì)26-29
• 3.4 本章小結(jié)29-30
• 4 基于CML的高速數(shù)據(jù)采集電路的研究與設(shè)計(jì)30-42
• 4.1 接口電路的研究與設(shè)計(jì)30-35
• 4.1.1 CML技術(shù)概述30-32
• 4.1.2 接口芯片的選型32-34
• 4.1.3 接口整體架構(gòu)34-35
• 4.2 設(shè)計(jì)可行性驗(yàn)證35-36
• 4.3 電路可靠性設(shè)計(jì)36-39
• 4.4 基于CML數(shù)據(jù)采集的邏輯控制39-41
• 4.5 本章小結(jié)41-42
• 5 電荷量采集及防感應(yīng)電荷干擾的研究與設(shè)計(jì)42-49
• 5.1 電荷量調(diào)理電路設(shè)計(jì)42-45
• 5.1.1 電荷轉(zhuǎn)電壓設(shè)計(jì)42-43
• 5.1.2 濾波電路設(shè)計(jì)43-45
• 5.2 防感應(yīng)電荷干擾的研究與設(shè)計(jì)45-48
• 5.2.1 感應(yīng)電荷產(chǎn)生干擾的原理45-46
• 5.2.2 初始設(shè)計(jì)中產(chǎn)生的感應(yīng)電荷干擾現(xiàn)象46-47
• 5.2.3 感應(yīng)電荷干擾解決方法47-48
• 5.3 本章小結(jié)48-49
• 6 裝置控制邏輯設(shè)計(jì)49-59
• 6.1 FPGA控制邏輯概述49-50
• 6.2 數(shù)據(jù)采存控制邏輯設(shè)計(jì)50-56
• 6.2.1 RS-422接口信號(hào)控制邏輯設(shè)計(jì)50-52
• 6.2.2 A/D轉(zhuǎn)換信號(hào)控制邏輯設(shè)計(jì)52-54
• 6.2.3 數(shù)據(jù)混合編幀與存儲(chǔ)邏輯設(shè)計(jì)54-56
• 6.3 控制指令與讀數(shù)控制邏輯設(shè)計(jì)56-58
• 6.3.1 控制指令邏輯設(shè)計(jì)56-57
• 6.3.2 數(shù)據(jù)回讀邏輯設(shè)計(jì)57-58
• 6.4 本章小結(jié)58-59
• 7 性能測(cè)試與分析59-67
• 7.1 測(cè)試平臺(tái)架構(gòu)59-60
• 7.2 性能測(cè)試與分析60-66
• 7.2.1 數(shù)據(jù)完整性與正確性驗(yàn)證60-65
• 7.2.2 數(shù)據(jù)采集精度測(cè)試65-66
• 7.2.3 雙備份數(shù)據(jù)一致性驗(yàn)證66
• 7.3 本章小結(jié)66-67
• 8 總結(jié)與展望67-69
• 8.1 工作總結(jié)67
• 8.2 工作展望67-69
• 參考文獻(xiàn)69-72
• 攻讀碩士學(xué)位期間所取得的研究成果72-73
• 致謝73-74

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 任勇峰;馬放;單彥虎;彭巧君;;基于FPGA的多類(lèi)型混合信號(hào)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)[J];儀表技術(shù)與傳感器;2016年04期

2 馬放;任勇峰;單彥虎;彭巧君;;基于CML的高速數(shù)據(jù)傳輸電路設(shè)計(jì)[J];電子器件;2016年01期

3 馬愛(ài)清;徐東捷;王海波;張周勝;李峰;趙璐;;500kV同塔雙回輸電線(xiàn)路下平行運(yùn)行0.38kV線(xiàn)路時(shí)的感應(yīng)電壓和感應(yīng)電荷[J];高電壓技術(shù);2015年01期

4 廖毅;;復(fù)雜電磁場(chǎng)環(huán)境下怎樣解決干擾問(wèn)題[J];信息通信;2014年03期

5 陳艷玲;薛曉清;胡芳;;基于TLK1501的高速數(shù)據(jù)收發(fā)電路設(shè)計(jì)[J];光通信研究;2013年05期

6 甄國(guó)涌;董小娜;侯卓;程惠;;一種沖擊信號(hào)調(diào)理電路的設(shè)計(jì)[J];火力與指揮控制;2013年07期

7 劉泳銳;張彥軍;劉龍飛;雷建勝;;8b/10b編碼實(shí)現(xiàn)LVDS交流耦合傳輸中的直流平衡[J];科學(xué)技術(shù)與工程;2012年35期

8 徐國(guó)強(qiáng);郝曉輝;孫鵬程;;軸向多電極靜電探測(cè)陣列[J];國(guó)外電子測(cè)量技術(shù);2011年08期

9 閆景富;李淑秋;;LVDS和CML電平在高速串行連接中的應(yīng)用[J];微計(jì)算機(jī)應(yīng)用;2008年08期

10 管京周,李世平,陳世偉,熊楠;雙絞線(xiàn)的基本概念及應(yīng)用技巧[J];工業(yè)控制計(jì)算機(jī);2005年04期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前9條

1 彭巧君;彈上多類(lèi)型混合信號(hào)測(cè)量的研究與設(shè)計(jì)[D];中北大學(xué);2015年

2 周濤;彈載引控信號(hào)存儲(chǔ)器的設(shè)計(jì)與實(shí)現(xiàn)[D];中北大學(xué);2015年

3 張傳民;某彈載多通道數(shù)據(jù)采集系統(tǒng)的研究與設(shè)計(jì)[D];中北大學(xué);2015年

4 張麗麗;基于FPGA的數(shù)據(jù)獲取電路的研究[D];湖南大學(xué);2013年

5 儲(chǔ)成群;基于LVDS接口的高速數(shù)據(jù)記錄器的設(shè)計(jì)[D];中北大學(xué);2011年

6 賈興中;彈射試驗(yàn)彈上數(shù)據(jù)測(cè)量系統(tǒng)設(shè)計(jì)[D];中北大學(xué);2010年

7 李偉偉;基于高速LVDS的串并轉(zhuǎn)換電路設(shè)計(jì)與研究[D];電子科技大學(xué);2010年

8 張曉東;6GSPS數(shù)字示波器關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2009年

9 黃曉敏;LVDS驅(qū)動(dòng)器電路設(shè)計(jì)及硬件實(shí)現(xiàn)[D];華中科技大學(xué);2004年

，

本文編號(hào)：729491