本文關鍵詞：基于CML接口的多通道數(shù)�；旌喜纱嫜b置的設計與研究

  更多相關文章： 數(shù)據(jù)采集 電磁干擾 等效電感 CML 感應電荷 邏輯控制

【摘要】：隨著軍事、航空、航天等事業(yè)的不斷發(fā)展,在進行運載火箭、導彈等武器裝備的飛行試驗或實際應用時,需要采集、測量、記錄的信息量越來越大,速度要求越來越快。在這些信息中,不僅包含各種環(huán)境載荷量,同時也包含各類高速數(shù)字量。針對這一現(xiàn)狀與需求研究設計了基于CML接口的多通道數(shù)�；旌喜纱嫜b置。在該采存裝置的設計中,為便于修改與維護,采用模塊化設計思想將裝置分成電源模塊、數(shù)字與控制模塊、模擬量調理模塊以及數(shù)據(jù)記錄等四個模塊進行設計。而在本文中主要研究的內容有以下幾點:1、對裝置的電源進行優(yōu)化設計,首先介紹了電磁干擾的方式以及其相應的獨立元件搭建濾波電路的濾波原理,提出以電磁濾波模塊設計電磁干擾濾波電路的方法;同時,對電源PCB走線存在的等效電感進行了原理分析,提出避免其影響的方法;另外,針對裝置中需要用到多個隔離電源設計了隔離電源電路,并分析驗證了濾波電容過大對其造成的影響。2、針對導引頭圖像數(shù)據(jù)的接收選用了CML接口技術,介紹了CML接口的原理與結構,以TI公司的TLK1501作為接口芯片,驗證了1.5Gbps傳輸速率下數(shù)據(jù)接收的可行性,完成對接口電路的設計,同時以降速、隔離、雙絞屏蔽線等設計提高數(shù)據(jù)傳輸?shù)目煽啃浴?、設計了電荷量輸出型傳感器的采集調理電路,并針對電荷量傳輸過程中會受到電磁感應、靜電放電等生成感應電荷的干擾,詳述了干擾產生的機理,并提出了解決方法。4、針對FPGA的控制邏輯進行了詳細的設計,將控制邏輯分成多個模塊,分別完成對各個傳輸接口、混合編幀、數(shù)據(jù)存儲、數(shù)據(jù)回讀與控制等模塊的邏輯控制,調用FPGA內部RAM進行數(shù)據(jù)緩存設計。最后,搭建了裝置測試平臺,構成一個閉合測試鏈路,完成了對該裝置各項功能的測試以及性能的驗證。該裝置最終成功應用于某彈載測試系統(tǒng)中。
【關鍵詞】：數(shù)據(jù)采集 電磁干擾 等效電感 CML 感應電荷 邏輯控制
【學位授予單位】：中北大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：V417;TJ760.6
【目錄】：

• 摘要4-5
• Abstract5-10
• 1 緒論10-15
• 1.1 課題研究背景及意義10-11
• 1.2 國內外研究現(xiàn)狀11-14
• 1.2.1 數(shù)據(jù)采存技術國內外研究現(xiàn)狀11-12
• 1.2.2 CML接口技術國內外研究現(xiàn)狀12-14
• 1.3 本文主要內容及章節(jié)安排14-15
• 2 裝置整體性設計15-20
• 2.1 功能概述15
• 2.2 裝置整體架構15-19
• 2.2.1 數(shù)字量及控制模塊設計16-18
• 2.2.2 模擬量采集調理模塊設計18-19
• 2.3 本章小結19-20
• 3 電源優(yōu)化與抗電磁干擾的研究與設計20-30
• 3.1 電源抗電磁干擾的研究與設計20-24
• 3.1.1 電磁干擾的原理20
• 3.1.2 濾波器抑制電磁干擾設計20-24
• 3.2 電源走線上等效電感濾除的研究與設計24-26
• 3.2.1 等效電感產生的原理及其影響24-25
• 3.2.2 等效電感濾除25-26
• 3.3 調理電路隔離電源的研究與設計26-29
• 3.4 本章小結29-30
• 4 基于CML的高速數(shù)據(jù)采集電路的研究與設計30-42
• 4.1 接口電路的研究與設計30-35
• 4.1.1 CML技術概述30-32
• 4.1.2 接口芯片的選型32-34
• 4.1.3 接口整體架構34-35
• 4.2 設計可行性驗證35-36
• 4.3 電路可靠性設計36-39
• 4.4 基于CML數(shù)據(jù)采集的邏輯控制39-41
• 4.5 本章小結41-42
• 5 電荷量采集及防感應電荷干擾的研究與設計42-49
• 5.1 電荷量調理電路設計42-45
• 5.1.1 電荷轉電壓設計42-43
• 5.1.2 濾波電路設計43-45
• 5.2 防感應電荷干擾的研究與設計45-48
• 5.2.1 感應電荷產生干擾的原理45-46
• 5.2.2 初始設計中產生的感應電荷干擾現(xiàn)象46-47
• 5.2.3 感應電荷干擾解決方法47-48
• 5.3 本章小結48-49
• 6 裝置控制邏輯設計49-59
• 6.1 FPGA控制邏輯概述49-50
• 6.2 數(shù)據(jù)采存控制邏輯設計50-56
• 6.2.1 RS-422接口信號控制邏輯設計50-52
• 6.2.2 A/D轉換信號控制邏輯設計52-54
• 6.2.3 數(shù)據(jù)混合編幀與存儲邏輯設計54-56
• 6.3 控制指令與讀數(shù)控制邏輯設計56-58
• 6.3.1 控制指令邏輯設計56-57
• 6.3.2 數(shù)據(jù)回讀邏輯設計57-58
• 6.4 本章小結58-59
• 7 性能測試與分析59-67
• 7.1 測試平臺架構59-60
• 7.2 性能測試與分析60-66
• 7.2.1 數(shù)據(jù)完整性與正確性驗證60-65
• 7.2.2 數(shù)據(jù)采集精度測試65-66
• 7.2.3 雙備份數(shù)據(jù)一致性驗證66
• 7.3 本章小結66-67
• 8 總結與展望67-69
• 8.1 工作總結67
• 8.2 工作展望67-69
• 參考文獻69-72
• 攻讀碩士學位期間所取得的研究成果72-73
• 致謝73-74

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 任勇峰;馬放;單彥虎;彭巧君;;基于FPGA的多類型混合信號采集存儲系統(tǒng)設計[J];儀表技術與傳感器;2016年04期

2 馬放;任勇峰;單彥虎;彭巧君;;基于CML的高速數(shù)據(jù)傳輸電路設計[J];電子器件;2016年01期

3 馬愛清;徐東捷;王海波;張周勝;李峰;趙璐;;500kV同塔雙回輸電線路下平行運行0.38kV線路時的感應電壓和感應電荷[J];高電壓技術;2015年01期

4 廖毅;;復雜電磁場環(huán)境下怎樣解決干擾問題[J];信息通信;2014年03期

5 陳艷玲;薛曉清;胡芳;;基于TLK1501的高速數(shù)據(jù)收發(fā)電路設計[J];光通信研究;2013年05期

6 甄國涌;董小娜;侯卓;程惠;;一種沖擊信號調理電路的設計[J];火力與指揮控制;2013年07期

7 劉泳銳;張彥軍;劉龍飛;雷建勝;;8b/10b編碼實現(xiàn)LVDS交流耦合傳輸中的直流平衡[J];科學技術與工程;2012年35期

8 徐國強;郝曉輝;孫鵬程;;軸向多電極靜電探測陣列[J];國外電子測量技術;2011年08期

9 閆景富;李淑秋;;LVDS和CML電平在高速串行連接中的應用[J];微計算機應用;2008年08期

10 管京周,李世平,陳世偉,熊楠;雙絞線的基本概念及應用技巧[J];工業(yè)控制計算機;2005年04期

中國碩士學位論文全文數(shù)據(jù)庫 前9條

1 彭巧君;彈上多類型混合信號測量的研究與設計[D];中北大學;2015年

2 周濤;彈載引控信號存儲器的設計與實現(xiàn)[D];中北大學;2015年

3 張傳民;某彈載多通道數(shù)據(jù)采集系統(tǒng)的研究與設計[D];中北大學;2015年

4 張麗麗;基于FPGA的數(shù)據(jù)獲取電路的研究[D];湖南大學;2013年

5 儲成群;基于LVDS接口的高速數(shù)據(jù)記錄器的設計[D];中北大學;2011年

6 賈興中;彈射試驗彈上數(shù)據(jù)測量系統(tǒng)設計[D];中北大學;2010年

7 李偉偉;基于高速LVDS的串并轉換電路設計與研究[D];電子科技大學;2010年

8 張曉東;6GSPS數(shù)字示波器關鍵技術研究[D];電子科技大學;2009年

9 黃曉敏;LVDS驅動器電路設計及硬件實現(xiàn)[D];華中科技大學;2004年

，

本文編號：729491