本文關(guān)鍵詞：衛(wèi)星數(shù)據(jù)管理分系統(tǒng)地面測(cè)試設(shè)備的研制

  更多相關(guān)文章： 數(shù)管分系統(tǒng)地面測(cè)試 Lab VIEW FPGA VS

【摘要】：人造衛(wèi)星在國(guó)防事業(yè)、國(guó)家經(jīng)濟(jì)建設(shè)、推動(dòng)科技發(fā)展等諸多方面都起著至關(guān)重要的作用。衛(wèi)星的一個(gè)顯著特點(diǎn)是,一旦升空便無法對(duì)其進(jìn)行維修。這就要求在衛(wèi)星發(fā)射之前必須對(duì)各部分進(jìn)行嚴(yán)格的測(cè)試,發(fā)現(xiàn)并消除存在的安全隱患,以保證其在進(jìn)入預(yù)定軌道后能正常運(yùn)行。衛(wèi)星數(shù)據(jù)管理分系統(tǒng)是整個(gè)衛(wèi)星的核心部分,一方面它采集衛(wèi)星平臺(tái)和衛(wèi)星有效載荷的遙測(cè)數(shù)據(jù),對(duì)數(shù)據(jù)進(jìn)行相應(yīng)的處理,將數(shù)據(jù)傳送到地面觀測(cè)站;另一方面它接收地面的遙控命令,將命令解析后,控制各執(zhí)行機(jī)構(gòu)使衛(wèi)星做相應(yīng)的調(diào)整。所以對(duì)數(shù)據(jù)管理分系統(tǒng)的測(cè)試尤為重要。本文衛(wèi)星數(shù)據(jù)管理分系統(tǒng)地面測(cè)試設(shè)備的研制,主要完成了系統(tǒng)的硬件設(shè)計(jì)、底層FPGA軟件設(shè)計(jì)和上位機(jī)設(shè)計(jì)。仔細(xì)分析設(shè)計(jì)的技術(shù)要求,提出系統(tǒng)的總體設(shè)計(jì)方案,之后詳細(xì)說明各模塊信號(hào)調(diào)理電路的設(shè)計(jì)方法,這些模塊包括同步422模塊、OC通信模塊、高精度壓力傳感器模塊、配電測(cè)控模塊、服務(wù)單元模塊等。在硬件設(shè)計(jì)結(jié)束后,依據(jù)合理布局以及方便后續(xù)調(diào)試的原則,合理的分配FPGA的邏輯資源以及IO資源,針對(duì)各功能模塊的技術(shù)要求設(shè)計(jì)底層FPGA軟件,本次設(shè)計(jì)中底層FPGA軟件使用Lab VIEW FPGA圖形化編程語言設(shè)計(jì)。上位機(jī)使用Microsoft Visual Studio 2005開發(fā)環(huán)境,采用C++面向?qū)ο蠼缑婢幊?由于Lab VIEW FPGA沒有專門針對(duì)VS設(shè)計(jì)軟件接口,所以本文提出了一種VS鏈接Lab VIEW FPGA的方法,并且成功運(yùn)用于本次設(shè)計(jì)中。為保證系統(tǒng)的可靠性和穩(wěn)定性,本文對(duì)地面測(cè)試設(shè)備的硬件部分和軟件部分分別做測(cè)試,最后再對(duì)整個(gè)系統(tǒng)做綜合測(cè)試。綜合各部分測(cè)試結(jié)果以及最后和衛(wèi)星數(shù)管分系統(tǒng)聯(lián)合調(diào)試的結(jié)果表明,本次設(shè)計(jì)的衛(wèi)星數(shù)管分系統(tǒng)地面測(cè)試設(shè)備工作穩(wěn)定,可靠性高,完全滿足各項(xiàng)設(shè)計(jì)要求。
【關(guān)鍵詞】：數(shù)管分系統(tǒng)地面測(cè)試 Lab VIEW FPGA VS
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：V416.8
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-15
• 1.1 課題的背景及研究的目的和意義8-9
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀9-14
• 1.2.1 國(guó)外研究現(xiàn)狀9-12
• 1.2.2 國(guó)內(nèi)研究發(fā)展現(xiàn)狀12-14
• 1.3 主要研究?jī)?nèi)容和論文結(jié)構(gòu)14-15
• 第2章 系統(tǒng)總體設(shè)計(jì)15-32
• 2.1 引言15-16
• 2.2 總體任務(wù)需求16-18
• 2.2.1 硬件需求16-17
• 2.2.2 軟件需求17-18
• 2.3 系統(tǒng)總體設(shè)計(jì)18-19
• 2.4 硬件設(shè)計(jì)19-22
• 2.4.1 FPGA選型19-20
• 2.4.2 FPGA板卡資源評(píng)估20-22
• 2.5 信號(hào)調(diào)理電路的設(shè)計(jì)22-31
• 2.5.1 同步422模塊電路設(shè)計(jì)22-24
• 2.5.2 OC通信模塊電路設(shè)計(jì)24-26
• 2.5.3 OC指令模塊電路設(shè)計(jì)26-27
• 2.5.4 高精度壓力傳感器模塊電路設(shè)計(jì)27-28
• 2.5.5 配電測(cè)控模塊電路設(shè)計(jì)28
• 2.5.6 服務(wù)單元電路設(shè)計(jì)28-30
• 2.5.7 補(bǔ)充接口模塊30-31
• 2.6 本章小結(jié)31-32
• 第3章FPGA邏輯設(shè)計(jì)32-54
• 3.1 引言32
• 3.2 Lab VIEW FPGA簡(jiǎn)介32-33
• 3.3 FPGA軟件設(shè)計(jì)33-53
• 3.3.1 FPGA軟件總體設(shè)計(jì)33-37
• 3.3.2 FIFO設(shè)計(jì)37
• 3.3.3 同步422模塊設(shè)計(jì)37-42
• 3.3.4 OC通信模塊42-44
• 3.3.5 OC指令模塊44-45
• 3.3.6 高精度壓力傳感器模塊45-46
• 3.3.7 配電測(cè)控模塊46-48
• 3.3.8 服務(wù)單元模塊48-52
• 3.3.9 補(bǔ)充接口模塊52-53
• 3.4 本章小結(jié)53-54
• 第4章VS與Lab VIEW FPGA關(guān)聯(lián)54-63
• 4.1 引言54
• 4.2 總體設(shè)計(jì)54-56
• 4.3 VS鏈接Lab VIEW FPGA56-60
• 4.3.1 通信層鏈接56-57
• 4.3.2 協(xié)議層鏈接57-60
• 4.3.3 VS加載FPGA驅(qū)動(dòng)60
• 4.4 軟件界面設(shè)計(jì)60-62
• 4.5 本章小結(jié)62-63
• 第五章 系統(tǒng)測(cè)試與結(jié)果分析63-74
• 5.1 引言63
• 5.2 硬件測(cè)試63-65
• 5.3 軟件測(cè)試65-70
• 5.3.1 通信類軟件模塊測(cè)試65-67
• 5.3.2 測(cè)量類軟件模塊測(cè)試67-70
• 5.4 系統(tǒng)測(cè)試70-73
• 5.5 本章小結(jié)73-74
• 結(jié)論74-75
• 參考文獻(xiàn)75-80
• 附錄Ⅰ80-82
• 致謝82

【引證文獻(xiàn)】

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前2條

1 招華;;美軍未來自動(dòng)測(cè)試系統(tǒng)的關(guān)鍵技術(shù)[A];《IT時(shí)代周刊》論文專版（第300期）[C];2014年

2 孫輝先;陳小敏;;Cluster衛(wèi)星的數(shù)據(jù)管理系統(tǒng)[A];中國(guó)空間科學(xué)學(xué)會(huì)空間探測(cè)專業(yè)委員會(huì)第十三次學(xué)術(shù)會(huì)議論文集[C];2000年

，

本文編號(hào)：1043060