本文關(guān)鍵詞：Cortex-A7四核CPU的低功耗設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

【摘要】：半導(dǎo)體工藝進(jìn)入深亞微米階段之后,芯片功耗問(wèn)題日益嚴(yán)重。尤其進(jìn)入90nm工藝以后,芯片靜態(tài)功耗呈指數(shù)增長(zhǎng),嚴(yán)重制約了手持移動(dòng)終端設(shè)備的發(fā)展。論文來(lái)源于一個(gè)40nm工藝的手機(jī)處理器芯片項(xiàng)目,其中Cortex-A7四核CPU模塊的靜態(tài)功耗高達(dá)106mW,占芯片總靜態(tài)功耗的51%,過(guò)高的靜態(tài)功耗縮短了手機(jī)待機(jī)時(shí)間。本文研究?jī)?nèi)容是在不影響設(shè)計(jì)性能的前提下有效降低CPU模塊的靜態(tài)功耗。本文基于低功耗技術(shù)的理論分析和四核A7的自身特點(diǎn),選擇采用多閾值電壓技術(shù)和電源關(guān)斷技術(shù)降低芯片的靜態(tài)功耗。在邏輯綜合階段,本文基于多閾值電壓技術(shù)設(shè)計(jì)了一種針對(duì)時(shí)序以及功耗的邏輯綜合策略,通過(guò)與原有方案的對(duì)比,新方案能夠在滿足設(shè)計(jì)性能的前提下有效降低靜態(tài)功耗。此外針對(duì)四核A7多核多模的特點(diǎn),優(yōu)化了CPU模塊的電源關(guān)斷策略,豐富了CPU內(nèi)部的低功耗工作模式,并通過(guò)統(tǒng)一功耗描述語(yǔ)言(United Power Format,UPF)和后端物理設(shè)計(jì)實(shí)現(xiàn)了電源關(guān)斷策略,完成了相關(guān)低功耗驗(yàn)證工作。最終本文完成了CPU模塊的時(shí)序收斂和功耗驗(yàn)證等芯片簽核(Sign-off)工作,CPU模塊的工作頻率達(dá)到了850MHz,尺寸大小為3.6x3.5mm2,靜態(tài)功耗大小為38mW,電壓降小于5%。本文完成了CPU模塊的低功耗設(shè)計(jì)與實(shí)現(xiàn)工作,在不影響設(shè)計(jì)性能的前提下有效降低了芯片的靜態(tài)功耗,芯片最終成功流片。目前該手機(jī)處理器芯片已經(jīng)成功投放智能手機(jī)市場(chǎng),市場(chǎng)反應(yīng)良好。
【關(guān)鍵詞】：靜態(tài)功耗 Cortex-A7 低功耗設(shè)計(jì) 電源關(guān)斷 多閾值電壓
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN402
【目錄】：

• 摘要5-6
• Abstract6-9
• 第一章 緒論9-15
• 1.1 論文研究背景與意義9-10
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀10-13
• 1.3 研究?jī)?nèi)容和設(shè)計(jì)指標(biāo)13-14
• 1.3.1 研究?jī)?nèi)容13-14
• 1.3.2 設(shè)計(jì)指標(biāo)14
• 1.4 論文組織14-15
• 第二章 低功耗設(shè)計(jì)技術(shù)15-29
• 2.1 芯片功耗構(gòu)成的基本原理15-18
• 2.1.1 動(dòng)態(tài)功耗15-17
• 2.1.2 靜態(tài)功耗17-18
• 2.2 低功耗集成電路設(shè)計(jì)技術(shù)18-26
• 2.2.1 門控時(shí)鐘技術(shù)18-20
• 2.2.2 門級(jí)功耗優(yōu)化技術(shù)20-21
• 2.2.3 多電源技術(shù)21-22
• 2.2.4 多閾值電壓技術(shù)22-23
• 2.2.5 電源門控技術(shù)23-26
• 2.3 四核A7的低功耗方案選擇26-27
• 2.4 本章小結(jié)27-29
• 第三章 針對(duì)性能與功耗的邏輯綜合策略優(yōu)化29-41
• 3.1 四核A7的高性能與低功耗設(shè)計(jì)需求29-30
• 3.2 針對(duì)性能與功耗的多閡值電壓庫(kù)選用方案30-32
• 3.2.1 多閾值電壓庫(kù)的時(shí)序和功耗分析30-31
• 3.2.2 四核A7模塊的多閾值電壓庫(kù)選用31
• 3.2.3 四核A7的邏輯綜合結(jié)果分析31-32
• 3.3 常規(guī)邏輯綜合策略32-34
• 3.3.1 基于DC的邏輯優(yōu)化32-33
• 3.3.2 物理可視綜合方案33-34
• 3.4 新的邏輯綜合策略34-40
• 3.4.1 新方案的主要內(nèi)容34-35
• 3.4.2 新方案的原理分析35-36
• 3.4.3 新方案的時(shí)序優(yōu)化36-37
• 3.4.4 新方案的功耗優(yōu)化37-40
• 3.5 本章小結(jié)40-41
• 第四章 多核多模多電壓域的電源開關(guān)策略41-57
• 4.1 四核A7的電源域劃分41-42
• 4.2 四核A7的電源關(guān)斷模式42-45
• 4.2.1 運(yùn)行模式42
• 4.2.2 部分處理器關(guān)斷模式42-43
• 4.2.3 多核處理器關(guān)斷模式43-44
• 4.2.4 待機(jī)模式44-45
• 4.3 基于UPF的低功耗設(shè)計(jì)45-47
• 4.4 電源關(guān)斷策略的后端實(shí)現(xiàn)47-55
• 4.4.1 四核A7的電源域規(guī)劃48-50
• 4.4.2 四核A7的電源網(wǎng)絡(luò)規(guī)劃50-53
• 4.4.3 電源開關(guān)插入53-54
• 4.4.4 隔離單元的插入54-55
• 4.5 電源關(guān)斷策略的驗(yàn)證55-56
• 4.5.1 低功耗驗(yàn)證55-56
• 4.5.2 形式驗(yàn)證56
• 4.6 本章小結(jié)56-57
• 第五章 芯片驗(yàn)證與簽核57-61
• 5.1 時(shí)序驗(yàn)證57
• 5.2 功耗驗(yàn)證57-58
• 5.3 驗(yàn)證結(jié)果對(duì)比分析58-60
• 5.4 本章小結(jié)60-61
• 第六章 總結(jié)與展望61-63
• 6.1 總結(jié)61
• 6.2 展望61-63
• 致謝63-65
• 參考文獻(xiàn)65-69
• 作者簡(jiǎn)介69

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 石喬林;李天陽(yáng);田海燕;;深亞微米集成電路靜態(tài)功耗的優(yōu)化[J];微計(jì)算機(jī)信息;2005年25期

2 李先銳;葛海波;來(lái)新泉;李玉山;;芯片動(dòng)態(tài)門限靜態(tài)功耗的優(yōu)化技術(shù)[J];電子科技大學(xué)學(xué)報(bào);2009年03期

3 TetsuyaIizuka,KiyofumiOchii,TakayukiOhtani,TakeoKondo,SusumuKoyhama;全靜態(tài)16K位本體CMOS RAM[J];電子器件;1980年S1期

4 舒毅;蔡剛;楊海鋼;;一種適用于門級(jí)網(wǎng)表的混合式靜態(tài)功耗優(yōu)化方法[J];電子與信息學(xué)報(bào);2014年08期

5 丁璇英;提高CMOS靜態(tài)RAM集成度和性能有關(guān)工藝的綜述[J];電子器件;1979年02期

6 趙合運(yùn);;無(wú)靜態(tài)功耗遙控模擬鼠標(biāo)的設(shè)計(jì)與制作[J];河南師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2008年05期

7 ;Altera增強(qiáng)MAX Ⅱ系列,進(jìn)一步拓展其CPLD應(yīng)用[J];電子設(shè)計(jì)工程;2009年11期

8 王學(xué)文;;綠色電話自控?zé)鬧J];電子制作;2001年02期

9 趙曉鶯;佟冬;程旭;;VSF:CMOS組合電路的靜態(tài)功耗評(píng)估模型[J];半導(dǎo)體學(xué)報(bào);2007年05期

10 趙曉鶯;易江芳;佟冬;程旭;;利用遺傳算法實(shí)現(xiàn)CMOS組合電路靜態(tài)功耗優(yōu)化[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2007年03期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前4條

1 徐勇軍;陳靜華;駱祖瑩;李曉維;;CMOS電路動(dòng)靜態(tài)功耗協(xié)同分析[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

2 陳靜華;陳迪平;徐勇軍;張志敏;;CMOS電路漏電流模型及優(yōu)化方法[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

3 談恩民;劉建軍;錢文武;施文康;;基于SoC的BIST靜態(tài)功耗優(yōu)化設(shè)計(jì)[A];2007'中國(guó)儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（二）[C];2007年

4 王偉;李曉維;張佑生;方芳;;靜態(tài)測(cè)試功耗優(yōu)化技術(shù)[A];計(jì)算機(jī)技術(shù)與應(yīng)用進(jìn)展——全國(guó)第17屆計(jì)算機(jī)科學(xué)與技術(shù)應(yīng)用（CACIS）學(xué)術(shù)會(huì)議論文集（下冊(cè)）[C];2006年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前1條

1 福建 彭佩烘;利用系列電子設(shè)計(jì)進(jìn)行創(chuàng)造能力的培養(yǎng)（二）[N];電子報(bào);2008年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前4條

1 馬俊;Cortex-A7四核CPU的低功耗設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2016年

2 鄒凱裕;雙軌電流模靜態(tài)功耗抑制技術(shù)[D];寧波大學(xué);2014年

3 馬繼貴;基于IVC技術(shù)的VLSI靜態(tài)功耗優(yōu)化方法研究[D];哈爾濱工程大學(xué);2008年

4 馬韜;32納米低功耗高性能CMOS多米諾電路的設(shè)計(jì)與研究[D];河北大學(xué);2012年

  本文關(guān)鍵詞：Cortex-A7四核CPU的低功耗設(shè)計(jì)與實(shí)現(xiàn)，由筆耕文化傳播整理發(fā)布。

，

本文編號(hào)：296745