發(fā)布時間：2017-04-02 20:02

  本文關(guān)鍵詞：高精度帶隙基準(zhǔn)電壓源的設(shè)計，由筆耕文化傳播整理發(fā)布。

【摘要】：基準(zhǔn)源作為模擬集成電路中的重要模塊,向其它電路模塊提供高精度的電壓基準(zhǔn)或電流基準(zhǔn),其輸出電壓或電流不隨溫度、電源電壓、工藝、負(fù)載變化。近些年來,隨著半導(dǎo)體技術(shù)的飛速發(fā)展,以及電路系統(tǒng)性能不斷提升,基準(zhǔn)源作為核心模塊,其性能好壞將直接影響整個電路系統(tǒng)的穩(wěn)定。因此,研究高性能基準(zhǔn)源顯得尤為重要。為了滿足未來高性能系統(tǒng)對基準(zhǔn)源的要求,本文對基準(zhǔn)源的精度、溫漂、電源抑制比等參數(shù)進(jìn)行了優(yōu)化,設(shè)計了一款可修調(diào)的高精度、低溫漂帶隙基準(zhǔn)電壓源。在傳統(tǒng)Brokaw型帶隙基準(zhǔn)源電路結(jié)構(gòu)的基礎(chǔ)上,采用多晶硅電阻負(fù)溫度系數(shù)補(bǔ)償技術(shù),可實(shí)現(xiàn)二階曲率溫度補(bǔ)償效果,在不增加過多器件的同時降低了基準(zhǔn)電壓的溫漂;引入電壓負(fù)反饋環(huán)路,電源電壓抑制能力得到較大提高;設(shè)計電阻修調(diào)網(wǎng)絡(luò),保證了基準(zhǔn)電壓的精度。電路基于雙極工藝設(shè)計和制造,測試結(jié)果表明:在-55℃~125℃溫度范圍內(nèi),15V電源電壓下,基準(zhǔn)源穩(wěn)定輸出電壓為2.5V±6mV,溫度系數(shù)為12ppm/℃,低頻時電源抑制比為-105dB,靜態(tài)電流不超過1.5mA,重載時輸出電流能力達(dá)到10mA。
【關(guān)鍵詞】：帶隙基準(zhǔn) 溫度補(bǔ)償 電壓負(fù)反饋 電阻修調(diào)
【學(xué)位授予單位】：西安微電子技術(shù)研究所
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN431.1
【目錄】：

• 摘要2-3
• ABSTRACT3-7
• 第一章 緒論7-12
• 1.1 課題研究背景和意義7-8
• 1.2 國內(nèi)外研究的歷史、現(xiàn)狀與趨勢8-10
• 1.2.1 基準(zhǔn)源的歷史8-9
• 1.2.2 國內(nèi)外研究現(xiàn)狀及趨勢9-10
• 1.3 論文的主要工作及論文結(jié)構(gòu)10-12
• 1.3.1 論文的主要工作10-11
• 1.3.2 論文結(jié)構(gòu)11-12
• 第二章 帶隙基準(zhǔn)電壓源12-36
• 2.1 基準(zhǔn)源的性能參數(shù)12-14
• 2.1.1 精度（Accuracy）12
• 2.1.2 溫度系數(shù)(Temperature Coefficient，TC)12
• 2.1.3 電源電壓抑制比（Power Supply Rejection Ratio，PSRR）12-13
• 2.1.4 負(fù)載調(diào)整率（Load Regulation）13
• 2.1.5 線性調(diào)整率（Line Regulation）13
• 2.1.6 靜態(tài)電流（Quiescent Current）13
• 2.1.7 啟動時間13
• 2.1.8 噪聲13-14
• 2.2 基準(zhǔn)源的基本類型14-18
• 2.2.1 零階基準(zhǔn)電壓源14-15
• 2.2.2 一階基準(zhǔn)電壓源15-17
• 2.2.3 二階基準(zhǔn)電壓源17-18
• 2.3 帶隙基準(zhǔn)電壓源理論分析18-21
• 2.3.1 PN結(jié)電壓溫度特性18-19
• 2.3.2 VBE公式的非理想因素19
• 2.3.3 ΔVBE的正溫度特性19-20
• 2.3.4 帶隙基準(zhǔn)電壓的產(chǎn)生20-21
• 2.4 傳統(tǒng)帶隙基準(zhǔn)電壓源結(jié)構(gòu)21-23
• 2.4.1 Widlar型帶隙基準(zhǔn)電壓源21
• 2.4.2 Brokaw型帶隙基準(zhǔn)電壓源21-22
• 2.4.3 CMOS帶隙基準(zhǔn)電壓源22-23
• 2.5 帶隙基準(zhǔn)電壓源關(guān)鍵技術(shù)23-35
• 2.5.1 高階溫度補(bǔ)償技術(shù)23-30
• 2.5.2 電源抑制比增強(qiáng)技術(shù)30-33
• 2.5.3 提高精度修調(diào)技術(shù)33-35
• 2.6 本章小結(jié)35-36
• 第三章 高精度帶隙基準(zhǔn)電壓源的設(shè)計36-57
• 3.1 設(shè)計指標(biāo)36
• 3.2 設(shè)計思想36-37
• 3.3 整體電路設(shè)計37-46
• 3.3.1 啟動電路38-39
• 3.3.2 帶隙基準(zhǔn)核心電路39-40
• 3.3.3 A、B點(diǎn)鉗位電路40-43
• 3.3.4 輸出級43
• 3.3.5 電阻修調(diào)網(wǎng)絡(luò)43-46
• 3.4 仿真結(jié)果與分析46-56
• 3.4.1 直流（DC）特性仿真分析46-53
• 3.4.2 交流（AC）特性仿真分析53-55
• 3.4.3 瞬態(tài)（TRAN） 特性分析55-56
• 3.5 本章小結(jié)56-57
• 第四章 版圖設(shè)計與驗(yàn)證57-68
• 4.1 工藝器件模型57-61
• 4.1.1 NPN晶體管57-58
• 4.1.2 PNP晶體管58
• 4.1.3 電阻58-60
• 4.1.4 電容60-61
• 4.2 版圖設(shè)計規(guī)則及匹配性設(shè)計61-65
• 4.2.1 設(shè)計規(guī)則61-62
• 4.2.2 匹配性設(shè)計62-65
• 4.3 基準(zhǔn)電壓源的版圖設(shè)計65-66
• 4.3.1 三極管的版圖設(shè)計65
• 4.3.2 電阻修調(diào)網(wǎng)絡(luò)版圖設(shè)計65-66
• 4.3.3 帶隙基準(zhǔn)源整體版圖66
• 4.4 版圖驗(yàn)證66-67
• 4.4.1 DRC驗(yàn)證66-67
• 4.4.2 LVS驗(yàn)證67
• 4.5 本章小結(jié)67-68
• 第五章 測試結(jié)果與分析68-76
• 5.1 基準(zhǔn)源實(shí)際芯片68
• 5.2 測試環(huán)境68-69
• 5.3 芯片測試結(jié)果69-73
• 5.3.1 基準(zhǔn)初始電壓69
• 5.3.2 溫度特性69-70
• 5.3.3 線性調(diào)整率70-71
• 5.3.4 負(fù)載調(diào)整率71
• 5.3.5 靜態(tài)電流71-72
• 5.3.6 設(shè)計指標(biāo)實(shí)測值72
• 5.3.7 其他實(shí)驗(yàn)72-73
• 5.4 優(yōu)化性能參數(shù)73-75
• 5.4.1 影響溫度系數(shù)的因素73-75
• 5.4.2 優(yōu)化措施75
• 5.5 本章小結(jié)75-76
• 第六章 總結(jié)與展望76-78
• 致謝78-79
• 參考文獻(xiàn)79-83
• 攻讀學(xué)位期間參加的工作及取得的研究成果83-84

  本文關(guān)鍵詞：高精度帶隙基準(zhǔn)電壓源的設(shè)計，，由筆耕文化傳播整理發(fā)布。

本文編號：283049