【摘要】 半導體技術的飛速發(fā)展已經(jīng)將集成電路技術帶到了超深亞微米時代，這使得集成電路性能更好、集成度更高。集成電路從其誕生以來就朝著高性能和高可靠性兩個方向不斷發(fā)展。器件尺寸縮小、電路性能提升的同時，一些傳統(tǒng)的可靠性失效機理，如柵氧經(jīng)時擊穿、熱載流子注入、電遷移等對電路與器件的影響不但沒有減輕，而且一些以前可以忽略的失效機理如，負偏壓溫度不穩(wěn)定性，也變得越來越不能忽視了。因此，在一些可靠性要求較高的應用領域，可靠性失效嚴重威脅著SoC（System on Chip）乃至系統(tǒng)的安全，甚至一塊電路的失效都可能會帶來重大的損失甚至是災難性的后果。本研究提出了一種新的SoC可靠性測試與壽命預報技術。針對柵氧經(jīng)時擊穿、熱載流子注入、負偏壓不穩(wěn)定性、電遷移失效機理，設計若干種專用于可靠性測試的電路單元，其可作為IP（Intellectual Property）嵌入到主電路之中，具體內(nèi)容概括如下：（1）首先從可靠性基礎理論出發(fā)，基于超深亞微米時代可靠性測試遇到的困難，創(chuàng)新性地提出了可靠性預報單元的設計理念；并針對單個失效機理設計單一失效機理的預報實現(xiàn)方案。（2）基于柵介質(zhì)經(jīng)時擊穿的失效機理、失效模型以及壽命的威布爾分布，提出了柵介質(zhì)失效監(jiān)測電路，求出電路設計所需參數(shù)的表達式。針對設計的柵氧擊穿監(jiān)測單元電路，基于臺積電的0.18μm CMOS工藝設計了監(jiān)測電路版圖，并進行了投片。對獲得的監(jiān)測電路以及用于柵氧經(jīng)時擊穿加速實驗的測試電容進行了大量的實驗，獲得設計所需的參數(shù)，對電路以及電路設計方法進行了驗證。（3）基于熱載流子注入發(fā)生的機理，提出了熱載流子失效監(jiān)測電路的設計方案。針對熱載流子注入對器件及電路的影響，設計了熱載流子注入失效監(jiān)測電路。基于臺積電的0.18μmCMOS工藝設計了熱載流子注入失效監(jiān)測單元電路版圖，并進行了投片。對獲得的監(jiān)測電路以及用于加速壽命實驗的環(huán)形振蕩器進行了熱載流子加速壽命實驗，驗證了環(huán)形振蕩器振蕩頻率隨時間的變化關系，對電路以及電路設計方法進行了驗證。（4）基于負偏壓溫度不穩(wěn)定性發(fā)生的機理，提出了負偏壓溫度不穩(wěn)定性失效監(jiān)測電路的設計方案。針對負偏壓溫度不穩(wěn)定性對器件及電路的影響，設計了負偏壓溫度不穩(wěn)定性失效監(jiān)測電路�；谂_積電的0.18μm CMOS工藝設計了負偏壓溫度不穩(wěn)定性失效監(jiān)測單元電路版圖，并進行了投片。對獲得的監(jiān)測電路以及用于加速壽命實驗的金屬-氧化物-半導體場效應晶體管（MOSFET：Metal-Oxide-Semiconductor Field Effect Transistors）進行負偏壓溫度實驗，驗證了負偏壓溫度應力時間也符合小數(shù)冪指數(shù)函數(shù)關系，對電路以及電路設計方法進行了驗證。（5）基于電遷移發(fā)生的機理，提出了電遷移失效監(jiān)測電路的設計方案。針對電遷移對器件及電路的影響，設計了電遷移失效監(jiān)測電路。基于臺積電的0.18μmCMOS工藝設計電遷移失效監(jiān)測單元電路版圖，并進行投片。對獲得的監(jiān)測電路以及測試金屬連線組進行電遷移加速壽命實驗，獲得相關參數(shù)，對電路以及電路設計方法進行了驗證。（6）針對可靠性失效監(jiān)測系統(tǒng)在應用中可能會占用過多輸入/輸出（I/O：Input/Output）口的問題，設計了聯(lián)合測試組總線接口電路并進行了仿真�？傊�，本論文所提出的SoC可靠性測試與壽命預報技術克服了傳統(tǒng)可靠性概率統(tǒng)計法分析不能實時反映電路的可靠性狀態(tài)以及電路可靠性仿真耗時長精度差的缺點。本論文提出的可靠性失效測試系統(tǒng)可嵌入到待測電路中，能實時地反映待測電路的退化狀態(tài)，具有很好應用價值。 

第一章 緒 論

1.1 SoC 發(fā)展的可靠性需求
現(xiàn)代電子信息技術的迅猛發(fā)展極大地改變了人們的生活方式，其影響深入到了日常生活的各個領域，購物、出行、通訊、教育等都受到了深刻的影響——越來越多的網(wǎng)購與團購；更加舒適易駕的汽車；更多功能且更加輕、薄的無線通信器材；更加便捷的網(wǎng)絡教育 。這些無疑使人們的生活發(fā)生了翻天覆地的變化，而這些變化產(chǎn)生的推動者就是現(xiàn)代電子信息技術這頂王冠上那顆璀璨奪目的明珠——微電子技術。1958 年 Jack Kilby 發(fā)明了第一塊集成電路，這無疑是晶體管發(fā)明帶來的 固態(tài)革命 之后的另一次 革命 ，從此電子電路踏上了微型化與集成化的快車道。據(jù)國際數(shù)據(jù)公司統(tǒng)計2011年全球半導體市場規(guī)模已經(jīng)達到了約3000億美元。
經(jīng)過近幾十年的發(fā)展，半導體加工工藝從微米時代已經(jīng)發(fā)展到了 28nm/22nm的超深亞微米時代，這使得集成電路的性能與集成度更高。集成電路從其誕生以來就朝著高性能和高可靠性兩個方向不斷發(fā)展。一方面，芯片的集成度提高、功能更加復雜，片上系統(tǒng) SoC（System on Chip）成為發(fā)展的主流；另一方面因可靠性失效帶來的 SoC 性能不穩(wěn)定問題成為其發(fā)展的阻礙。在像航空航天這樣對可靠性要求較高的領域，可靠性問題甚至成了主導性因素。
由于系統(tǒng)可靠性要求較高領域的持續(xù)關注，集成電路可靠性成為研究者眼中的 焦點 。然而，半導體技術的進步，卻給電路的可靠性帶來了持續(xù)的困擾。器件柵介質(zhì)減薄、結深減小、溝道縮短等等使器件得二維效應不斷增強[1],[.2]，這些都使 SoC 的可靠性問題變得更加復雜。高可靠性應用領域，如探月工程中的 嫦娥 、 玉兔 ，它們的電子器件就經(jīng)歷著大電場、高低溫、大輻照計量等極端條件的影響，這些都是設計者必須面臨的強大挑戰(zhàn)。
....................................

1.2 SoC 可靠性測試與壽命預報技術
鑒于上述問題，本論文提出了一種新的 SoC 可靠性測試與壽命預報技術。針對柵氧經(jīng)時擊穿、熱載流子注入、負偏壓不穩(wěn)定性、電遷移等失效機理，設計若干種專用于可靠性測試的電路單元，其制作工藝與設計規(guī)則與主電路完全相同，并可作為 IP 嵌入到主電路之中。這種可靠性測試單元具有以下三種作用：
1.可靠性評價。利用本論文的可靠性測試電路系統(tǒng)可以對器件的壽命或可靠性做出定量評價�？煽啃詼y試單元的周邊環(huán)境與主電路幾乎完全相同，所以由此得到的可靠性指標能夠最大限度地反映 SoC 的實際狀況。
2.壽命預報。在 SoC 臨近失效時，可靠性測試單元將先行失效，并將失效信息傳送給芯片外部的檢測電路，這樣可以使系統(tǒng)用戶在 SoC 失效前就采取措施予以更換（可維修系統(tǒng)，如地面裝備）或用冗余單元代替（不可維修系統(tǒng)，如空間裝備）。對于那些電路一旦失效就會造成巨大損失的系統(tǒng)（如導彈系統(tǒng)、衛(wèi)星系統(tǒng)），筆耕文化傳播，采用此技術后有可能避免出現(xiàn)重大損失。如圖 1.1 所示，測試單元失效點即為壽命預報點。
................................

第二章 SoC 可靠性測試與失效預報的方案設計

2.1 引言
半導體加工工藝的縮小使得 SoC 可靠性問題變得日益嚴重，為了應對新出現(xiàn)的問題所采用的新材料，如銅/低 k 介質(zhì)、高 k 柵介質(zhì)和金屬柵電極等，使得MOSFET 器件中的可靠性問題越來越復雜[1]。按照國家標準的定義，集成電路和微電子器件的可靠性是指產(chǎn)品在規(guī)定的條件下和規(guī)定的時間內(nèi)，完成功能的能力[8]工作時間是衡量電子器件重要指標，一般采用電子器件的平均失效時間（MTF:Mean Time to Failure）來代表電路和器件的壽命[9~11]。由于 SoC 變得更加復雜，且面臨的可靠性問題也日益嚴重，因此當高可靠性需求領域對 SoC 提出了可靠性評價與測試需求時，設計者與生產(chǎn)者突然面臨著無可著手的感覺。因為目前的可靠性評價與測試手段，大都是 事前 或 事后 來進行，這些 事前 或 事后 的測試手段無法實時地將電路的實際情況反映出來。本論文對熱載流子注入（HCI）、電遷移（EM）、柵氧經(jīng)時擊穿（TDDB）、負偏壓不穩(wěn)定性（NBTI）引起的失效提出一種全新的可靠性測試與評價新技術，該可靠性測試電路可嵌入到待測電路，對待測電路的可靠性狀態(tài)進行監(jiān)測。在器件即將失效時，該測試電路將發(fā)出告警信號與指示信息，提示用戶電路即將失效并指明引發(fā)失效的失效機理。
..........................................

2.2 可靠性失效預報單元的預報原理
一般地，元器件失效率和時間的關系可用圖 2.1 中的理想化浴盆曲線[12~15]來描述。定義圖 2.1 中失效率為:
基于以上失效統(tǒng)計學結果，元器件失效率和時間的關系符合浴盆曲線。如圖2.1 所示，器件隨時間的失效情況（浴盆曲線）分為三個區(qū)域：
第一階段為早期失效期；此時失效率較高，經(jīng)過一段時間的應力后失效率迅速下降，早期失效器件可通過老化篩選將失效器件篩選掉；
第二階段為偶然失效期；偶然失效期的失效率低且基本恒定不變，是器件壽命期；
第三階段是耗損失效期；此時失效率顯著增加，器件大多相繼失效。這一階段器件的失效是由全局性因素造成的，此時器件或電路損傷已經(jīng)嚴重，即將失效。
........................................

第三章 柵氧經(jīng)時擊穿預報單元的設計與測試 ..................26-52 
3.1 引言 ...............................26 
3.2 柵介質(zhì) TDDB 擊穿機理 .......................26-36 
3.2.1 Si-SiO_2 系統(tǒng)中的主要缺陷 ....................26-29 
3.2.2 柵氧擊穿的相關參數(shù) ...................29-30 
3.2.3 氧化層的失效機理與失效模型 .....................30-33 
3.2.4 影響柵介質(zhì) TDDB 的因素..................... 33-36 
3.3 柵介質(zhì)擊穿評價方法............................. 36-38 
3.3.1 柵介質(zhì) TDDB 可靠性的評價方法......................... 36-37 
3.3.2 柵介質(zhì) TDDB 壽命的統(tǒng)計分布...................... 37-38 
3.4 柵氧經(jīng)時擊穿監(jiān)測電路設計 ......................38-40 
3.4.1 監(jiān)測電路原理................................. 38-39 
3.4.2 監(jiān)測電路工作狀態(tài)......................... 39-40 
3.5 柵介質(zhì)擊穿監(jiān)測單元參數(shù)設計................. 40-46 
 3.5.1 監(jiān)測電路參數(shù)設計................ 41-44 
3.5.2 柵氧擊穿監(jiān)測單元電路設計理論與失效模型的結合........... 44-46 
3.6 柵氧擊穿監(jiān)測單元電路芯片與實驗驗證 ....................46-51 
3.6.1 TDDB 測試裝置 .............................47 
3.6.2 TDDB 測試方案 .....................47-48 
3.6.3 TDDB 實驗......................... 48-49 
3.6.4 TDDB 實驗數(shù)據(jù)處理與結果分析 ................49-51 
3.7 本章小結 ......................51-52 
第四章 熱載流子注入失效預報單元的設計與測試.................. 52-72 
4.1 引言............................... 52 
4.2 熱載流子效應失效機理 .......................52-55 
4.2.1 柵介質(zhì)中的電荷 ...................52-53 
4.2.2 熱載流子的形成................ 53-54 
4.2.3 熱載流子效應對器件影響 ...................54-55 
4.3 熱載流子失效監(jiān)測原理...................... 55-58 
4.3.1 熱載流子注入效應對反相器的影響 .................55-57 
4.3.2 熱載流子失效監(jiān)測方法......................... 57-58 
4.4 非退化環(huán)形振蕩器設計與驗證............ 58-62 
4.4.1 反相器抗熱載流子效應措施.............. 59 
4.4.2 監(jiān)測電路抗熱載流子退化設計的仿真驗證 .................59-62 
4.5 熱載流子注入監(jiān)測單元電路設計與仿真驗證 ...................62-67 
4.5.1 熱載流子注入監(jiān)測單元電路設計 ...................62-63 
4.5.2 熱載流子注入監(jiān)測單元電路子電路設計與仿真驗證 ..........63-67 
4.6 熱載流子注入失效監(jiān)測電路的電路芯片與實驗驗證 ..........67-70 
4.6.1 熱載流子注入失效測試方案................. 68-69 
4.6.2 熱載流子注入失效實驗 .................69-70 
4.7 本章小結........................... 70-72 
第五章 負偏壓溫度不穩(wěn)定性預報單元的設計與測試.................. 72-86 

第七章 可靠性綜合測試單元接口設計

SoC 可靠性測試與失效預報電路包括了 TDDB、HCI、NBTI、EM 失效監(jiān)測電路。針對各種失效模式的監(jiān)測電路要進行應用就必須嵌入到待測電路中。雖然它們的功耗很小，所占面積也小，但是每種失效模式的監(jiān)測電路都會占有一定數(shù)量的 I/O 口。如果某個待測電路要對兩種以上的失效模式進行監(jiān)測，這些監(jiān)測電路所占的 I/O 口總數(shù)就會成為待測電路的負擔。這對功能越來越多的 SoC 或 VLSI來說都是不可接受的。采用 JTAG 總線是解決此問題的途徑之一。本章將簡單介紹 JTAG 的結構與功能，并對 JTAG 電路進行仿真。

 

7.1 JTAG 的結構與功能
7.1.1 JTAG 的構成
集成電路的發(fā)展使得芯片的尺寸不斷減小、集成度不斷提高。同一芯片內(nèi)經(jīng)常包括不同的功能模塊。電路功能的復雜化導致電路系統(tǒng)的測試也急劇復雜。許多復雜的芯片可供測試的物理節(jié)點不斷減少、也不斷減小，這使得探針儀、半導體參數(shù)儀、針床等傳統(tǒng)測試設備和方法都無法有效地對電路進行測試。因此人們開始研究新的測試方法，其中邊界掃描（Boundary Scan）測試技術就是其中非常有效的一種。上世紀 90 年代，邊界掃描技術成為 IEEE 規(guī)范。由于受到眾多設計者與制造廠商的認可，這項規(guī)范又被稱為 JTAG（聯(lián)合測試行動組）規(guī)范[101,102]。電子行業(yè)一般習慣性的用 JTAG 表示 IEEE1149.1 技術。
.................................

總結

半導體技術與電路技術的發(fā)展，極大地滿足了人們不斷增長的需求，使現(xiàn)代生活更加方便、舒適、更加多姿多彩。這些功能更加強大、更加簡單便攜的產(chǎn)品在技術不斷進步的同時卻面臨著各種可靠性問題的考驗。這些日益嚴重的可靠性問題不斷考驗著消費者的耐心，甚至直接威脅到使用者的人身安全。在像航空、航天這樣的高可靠性需求領域，這些可靠性問題可能會帶來更加慘痛的損失。
SoC 面臨的可靠性問題日益復雜，但是卻沒有合適的方法能對各種失效機理帶來的電路或系統(tǒng)失效進行 事前預告 。傳統(tǒng)的可靠性測試方法在這里變得無能為力。
面臨這樣迫切的可靠性需求，本論文針對超深亞微米階段，SoC 以及 VLSI以上規(guī)模集成電路的可靠性困局，提出了一種可嵌入的可靠性測試與壽命預報方案。具體工作如下：
（1）設計了針對柵氧經(jīng)時擊穿失效的監(jiān)測單元電路；根據(jù)柵介質(zhì)失效的特點，求出了電路設計所需參數(shù)的表達式；對設計得到的柵氧經(jīng)時擊穿監(jiān)測單元電路進行仿真；并基于 TSMC 的 0.18μm CMOS 工藝設計了監(jiān)測電路版圖，并進行了MPW 投片；對獲得的監(jiān)測電路以及測試電容進行了大量的實驗，獲得了各種溫度以及電場條件下的加速壽命，通過計算獲得了設計所需的激活能 Ea、威布爾形狀參數(shù)β 、以及電場加速參數(shù)γ 等；最后通過實驗驗證了監(jiān)測電路設計正確性以及有效性。
（2）設計了熱載流子失效預報單元電路并進行了仿真驗證；基于 TSMC 的0.18μm CMOS 工藝與預報電路的仿真結果設計了電路版圖并進行了 MPW 投片；對投片所得的監(jiān)測單元電路芯片以及測試用環(huán)振進行了大量實驗，驗證了環(huán)振頻率隨時間的線性變化以及電路與版圖設計的正確性以及監(jiān)測電路的有效性。
.................................
參考文獻：

[1] 辛維平,莊奕琪,李曉明.  An embeddable SOC real-time prediction technology for TDDB[J]. Journal of Semiconductors. 2012(11)
[2] 韓雁,張斌,丁扣寶,張世峰,韓成功,胡佳賢,朱大中.  Hot-carrier-induced on-resistance degradation of step gate oxide NLDMOS[J]. 半導體學報.2010(12)
[3] 金輝,華斯亮,張鐵軍,侯朝煥.  基于JTAG標準的處理器片上調(diào)試的分析和實現(xiàn)[J]. 微電子學與計算機. 2007(06)
[4] 宗兆翔,杜磊,莊奕琪,何亮,吳勇.  超大規(guī)模集成電路互連電遷移自由體積電阻模型[J]. 物理學報. 2005(12)
[5] 趙毅,萬星拱,徐向明.  一種快速推算柵極氧化膜TDDB壽命的方法(英文)[J]. 半導體學報. 2005(12)
[6] 陳曦,莊奕琪,杜磊,胡凈.  深亞微米CMOS集成電路抗熱載流子效應設計[J]. 微電子學. 2003(06)
[7] 劉紅俠,郝躍.  薄柵氧化層經(jīng)時擊穿的參數(shù)表征研究[J]. 物理學報. 2000(06)
[8] 羅宏偉,孫青.  CMOS電路熱載流子可靠性設計[J]. 電子產(chǎn)品可靠性與環(huán)境試驗. 2000(01)
[9] 李志宏,顧頁,武國英,王陽元.  改進的電遷移獨立失效元模型[J]. 半導體學報. 1996(09)
 

本文編號：11097