數(shù)據(jù)存儲(chǔ)在大數(shù)據(jù)時(shí)代下扮演著舉足輕重的角色,只有安全可靠的存儲(chǔ)了數(shù)據(jù),才能分析和利用數(shù)據(jù)。但是隨著科學(xué)技術(shù)的發(fā)展,各種應(yīng)用產(chǎn)生的數(shù)據(jù)量越來越大,而且速度也越來越快,這對(duì)數(shù)據(jù)存儲(chǔ)設(shè)備提出了新的要求:大容量和高存儲(chǔ)帶寬。利用NAND Flash構(gòu)成的存儲(chǔ)陣列不僅容量大、速度快,而且抗振性能優(yōu)越,剛好可以滿足這些新要求。但是由于NAND Flash本身的缺陷:擁有壞塊,數(shù)據(jù)位會(huì)發(fā)生翻轉(zhuǎn)。所以在使用NAND Flash作為存儲(chǔ)介質(zhì)時(shí)必須要對(duì)這些缺陷進(jìn)行控制和管理。而傳統(tǒng)的管理技術(shù)中,壞塊管理檢索速度慢,而且需要消耗大量FPGA的RAM資源,糾錯(cuò)算法大多都是串行編解碼,速度太慢不適用于高速場合,這些適用于單片NAND Flash的技術(shù)不再適用于NAND Flash陣列的管理,所以本課題就是針對(duì)這些管理技術(shù)在NAND Flash陣列中的應(yīng)用進(jìn)行研究和實(shí)現(xiàn)。本課題針對(duì)高速順序存儲(chǔ)場合,在硬件層對(duì)NAND Flash陣列的管理技術(shù)進(jìn)行研究和實(shí)現(xiàn),設(shè)計(jì)了NAND Flash陣列存儲(chǔ)卡,提出了NAND Flash陣列管理方案,并根據(jù)NAND Flash的結(jié)構(gòu)特點(diǎn)設(shè)計(jì)了寫入流水線技術(shù),提升NAND Flas... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：88 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景及研究目的和意義
    1.2 NAND Flash管理技術(shù)國內(nèi)外研究發(fā)展現(xiàn)狀分析
        1.2.1 NAND Flash管理技術(shù)概述
        1.2.2 NAND Flash管理技術(shù)國內(nèi)外研究現(xiàn)狀
    1.3 本文的內(nèi)容及結(jié)構(gòu)安排
第2章 總體的研究與實(shí)現(xiàn)方案
    2.1 研究與實(shí)現(xiàn)方案
    2.2 技術(shù)指標(biāo)
        2.2.1 NAND Flash陣列存儲(chǔ)卡技術(shù)指標(biāo)
        2.2.2 壞塊管理技術(shù)指標(biāo)
        2.2.3 BCH算法技術(shù)指標(biāo)
    2.3 NAND Flash陣列存儲(chǔ)卡原理設(shè)計(jì)
        2.3.1 NAND Flash控器選擇
        2.3.2 存儲(chǔ)卡原理圖設(shè)計(jì)
        2.3.3 主要器件選型
        2.3.4 總體邏輯結(jié)構(gòu)設(shè)計(jì)
    2.4 本章小節(jié)
第3章 NAND Flash陣列I/O控制器設(shè)計(jì)
    3.1 NAND Flash結(jié)構(gòu)介紹
    3.2 NAND Flash陣列I/O控制結(jié)構(gòu)
    3.3 NAND Flash初始化
    3.4 NAND Flash擦除
    3.5 NAND Flash寫入流水線技術(shù)
    3.6 NAND Flash讀取
    3.7 本章小節(jié)
第4章 NAND Flash陣列壞塊管理
    4.1 壞塊管理介紹
    4.2 壞塊管理策略選擇
    4.3 壞塊管理方案設(shè)計(jì)
        4.3.1 壞塊表的建立和存儲(chǔ)
        4.3.2 壞塊表檢索方案設(shè)計(jì)
    4.4 壞塊檢索固件設(shè)計(jì)及仿真
        4.4.1 壞塊檢索固件設(shè)計(jì)
        4.4.2 壞塊檢索仿真
    4.5 本章小節(jié)
第5章 BCH糾錯(cuò)算法的研究與實(shí)現(xiàn)
    5.1 BCH糾錯(cuò)算法研究
        5.1.1 BCH算法代數(shù)基礎(chǔ)
        5.1.2 二進(jìn)制BCH算法
        5.1.3 BCH算法的編解碼過程
        5.1.4 BCH算法的優(yōu)化設(shè)計(jì)
    5.2 BCH算法功能驗(yàn)證
        5.2.1 功能驗(yàn)證平臺(tái)及驗(yàn)證目標(biāo)
        5.2.2 BCH功能驗(yàn)證設(shè)計(jì)
        5.2.3 BCH功能驗(yàn)證結(jié)果
    5.3 BCH算法固件設(shè)計(jì)
        5.3.1 BCH編譯碼器總體方案設(shè)計(jì)
        5.3.2 BCH編碼器并行設(shè)計(jì)及固件實(shí)現(xiàn)
        5.3.3 BCH譯碼器流水線設(shè)計(jì)及固件實(shí)現(xiàn)
        5.3.4 BCH算法IC設(shè)計(jì)優(yōu)化
    5.4 BCH算法ModelSim仿真
    5.5 本章小結(jié)
第6章 測試驗(yàn)證及結(jié)果
    6.1 測試驗(yàn)證方案設(shè)計(jì)
    6.2 壞塊管理驗(yàn)證
    6.3 BCH糾錯(cuò)算法驗(yàn)證測試
    6.4 NAND Flash陣列存儲(chǔ)卡讀寫速度及誤碼率測試
    6.5 應(yīng)用測試
    6.6 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文及其它成果
致謝


【參考文獻(xiàn)】：
期刊論文
[1]基于LDPC-BCH網(wǎng)格的低碼率編譯碼方法[J]. 李琪,殷柳國,陸建華.  清華大學(xué)學(xué)報(bào)(自然科學(xué)版). 2013(11)
[2]一種存儲(chǔ)芯片的壞塊識(shí)別與管理分析[J]. 朱偉亭.  自動(dòng)化博覽. 2012(09)
[3]65nm工藝下面積功耗優(yōu)化的BCH電路設(shè)計(jì)[J]. 莫海鋒,張耀輝.  半導(dǎo)體技術(shù). 2012(07)
[4]一種支持預(yù)搜索的面積緊湊型BCH并行譯碼電路[J]. 張翌維,鄭新建,沈緒榜.  電路與系統(tǒng)學(xué)報(bào). 2009(02)
[5]NAND Flash壞塊管理研究[J]. 彭兵,步凱,徐欣.  微處理機(jī). 2009(02)

碩士論文
[1]并行BCH編解碼的快速實(shí)現(xiàn)方法[D]. 蔡二龍.西安電子科技大學(xué) 2015
[2]數(shù)據(jù)采集器的FLASH存儲(chǔ)技術(shù)與實(shí)現(xiàn)[D]. 王培人.哈爾濱工程大學(xué) 2016
[3]NAND Flash壞塊管理算法研究與實(shí)現(xiàn)[D]. 張鵬.哈爾濱工業(yè)大學(xué) 2015
[4]基于NAND flash主控制器的BCH糾錯(cuò)算法設(shè)計(jì)與實(shí)現(xiàn)[D]. 廖宇翔.哈爾濱工業(yè)大學(xué) 2014
[5]基于NAND Flash存儲(chǔ)器的FTL優(yōu)化算法的設(shè)計(jì)與實(shí)現(xiàn)[D]. 姜偉娜.華東師范大學(xué) 2013
[6]用于NAND閃存的LDPC碼研究[D]. 李芳苑.華南理工大學(xué) 2013
[7]面向固態(tài)存儲(chǔ)的BCH-ECC的算法研究與硬件設(shè)計(jì)[D]. 陳仁鋼.重慶大學(xué) 2012
[8]Nand Flash糾錯(cuò)碼的設(shè)計(jì)研究[D]. 陳武.浙江大學(xué) 2011
[9]某雷達(dá)艙振動(dòng)特性分析與隔振設(shè)計(jì)[D]. 張競.南京理工大學(xué) 2011
[10]有限域生成元的若干性質(zhì)研究[D]. 董可靜.南京航空航天大學(xué) 2010



本文編號(hào)：3160414