本文關(guān)鍵詞：水聲目標模擬器信號處理平臺的設計與實現(xiàn)

  更多相關(guān)文章： 水聲目標模擬器 信號處理平臺 信號處理芯片ADSP-TS101 高速PCB設計

【摘要】：水聲目標模擬器是通過計算機系統(tǒng)對水聲信號進行建模,以電子模擬方式實現(xiàn)艦船或航行體的聲學反射特性和噪聲特性,然后在計算機或其它設備上實時模擬水聲目標回波。隨著電子技術(shù)的發(fā)展,以傳感器和微機技術(shù)為基礎,以DSP、計算機軟件為核心的信息探測與控制系統(tǒng)已具有感知、思維、推理、學習判斷、控制決策執(zhí)行的能力。這就對目標模擬器提出了更高的要求。信號處理平臺作為水聲目標模擬器的核心,其性能的優(yōu)劣直接影響目標模擬器的效果。因此,需要一款高性能、高可靠性的信號處理平臺。本文以科研項目為依托,設計了一款水聲目標模擬器信號處理平臺。該平臺基于DSP+FPGA結(jié)構(gòu),這一類構(gòu)架有許多優(yōu)點。從運算能力與控制能力上來說,DSP作為整個信號處理平臺運算的核心,而邏輯控制部分是以FPGA作為核心,負責各個器件以及子平臺之間的數(shù)據(jù)交換與信號交流。此外,FPGA具有很強的運算處理能力,可以承擔DSP不擅長的運算處理。平臺選用了兩片高性能信號處理芯片ADSP-TS101為計算核心和兩片F(xiàn)PGA芯片作為接口控制和邏輯控制核心。具備4路A/D接口和4路D/A接口同時還有2路外部鏈路接口,除此之外還具有CPCI高速數(shù)據(jù)傳輸接口。保證了信號處理平臺的數(shù)據(jù)處理能力和傳輸能力,能夠滿足水聲目標模擬器要求。在高速硬件設計中,針對信號完整性設計提出了相應的設計規(guī)范以及噪聲的抑制方法。同時結(jié)合本信號處理平臺PCB設計,利用HyperLynx仿真軟件對PCB進行優(yōu)化設計,有效降低了自噪聲,提高了平臺的穩(wěn)定性和抗干擾能力。本信號處理平臺的實現(xiàn)即可以滿足該項目的工程要求,又可作為通用信號處理平臺應用到其它相關(guān)領(lǐng)域項目。
【關(guān)鍵詞】：水聲目標模擬器 信號處理平臺 信號處理芯片ADSP-TS101 高速PCB設計
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TB565
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-17
• 1.1 研究工作的背景和意義10
• 1.2 國內(nèi)外發(fā)展的現(xiàn)狀與趨勢10-13
• 1.3 信號處理平臺概述13-15
• 1.4 論文的結(jié)構(gòu)安排15-17
• 第二章 信號處理平臺方案設計17-33
• 2.1 系統(tǒng)功能與指標17-18
• 2.2 輸入信號調(diào)理電路接.設計18-22
• 2.2.1 差分放大電路19
• 2.2.2 抗混疊濾波器19-22
• 2.2.3 幅度調(diào)整22
• 2.3 DSP芯片選擇及外圍設計22-30
• 2.3.1 DSP芯片介紹23-26
• 2.3.2 外圍電路設計26-30
• 2.4 FPGA芯片選型30-31
• 2.5 輸出信號調(diào)理電路接.設計31-32
• 2.6 本章小結(jié)32-33
• 第三章 信號處理平臺完整性設計與實現(xiàn)33-46
• 3.1 印制板設計33-36
• 3.1.1 印制板的外形要求33-34
• 3.1.2 印制板的整體布局34-36
• 3.2 信號完整性設計與實現(xiàn)36-44
• 3.2.1 疊層結(jié)構(gòu)設計37-39
• 3.2.2 單一網(wǎng)絡的信號完整性設計實現(xiàn)39-42
• 3.2.3 多網(wǎng)絡間的信號完整性設計實現(xiàn)42-44
• 3.3 本章小結(jié)44-46
• 第四章 信號處理平臺主要接.設計46-58
• 4.1 PCI總線接.設計46-51
• 4.1.1 硬件接.設計47
• 4.1.2 PCI芯片配置47-48
• 4.1.3 軟件設計48-51
• 4.2 雙口 RAM 接口設計51-52
• 4.3 SDRAM接口設計52-53
• 4.4 鏈路口接口設計53-55
• 4.5 A/D 接口設計55-56
• 4.6 D/A 接口設計56-57
• 4.7 本章小結(jié)57-58
• 第五章 系統(tǒng)測試與分析58-65
• 5.1 A/D通道測試與分析58-60
• 5.2 D/A通道測試與分析60-61
• 5.3 濾波器測試61-62
• 5.4 水聲目標模擬器信號處理平臺測試及結(jié)果分析62-63
• 5.5 本章小結(jié)63-65
• 第六章 全文總結(jié)與展望65-66
• 6.1 全文總結(jié)65
• 6.2 后期工作展望65-66
• 致謝66-67
• 參考文獻67-69
• 攻碩期間取得的研究成果69-70

【參考文獻】

中國碩士學位論文全文數(shù)據(jù)庫 前1條

1 張堅;基于ADSP-TS201的雷達信號處理器設計和實現(xiàn)[D];南京理工大學;2007年

，

本文編號：756502