發(fā)布時間：2017-09-18 18:45

  本文關(guān)鍵詞：HINOC2.0 SoC系統(tǒng)HIMAC協(xié)處理器的仿真及FPGA驗(yàn)證

  更多相關(guān)文章： HINOC2.0 HIMAC 三網(wǎng)融合 仿真 測試驗(yàn)證

【摘要】：HINOC(High performance Network Over Coax)是一種以同軸電纜為媒介,實(shí)現(xiàn)高速以太網(wǎng)數(shù)據(jù)傳輸?shù)膶拵Ы尤爰夹g(shù),為“三網(wǎng)融合”方案中最后100米的數(shù)據(jù)業(yè)務(wù)傳輸提供了有效的解決方案。利用已有的有線電視同軸網(wǎng)絡(luò),用戶就可以體驗(yàn)高速的internet服務(wù),對現(xiàn)有資源合理有效地重復(fù)利用,大大減小了建設(shè)成本。本文結(jié)合本實(shí)驗(yàn)室承擔(dān)的863項(xiàng)目“新一代同軸電纜寬帶接入技術(shù)的研究及芯片研制”,重點(diǎn)介紹了HINOC2.0 SoC系統(tǒng)芯片研制過程中的仿真及FPGA功能驗(yàn)證工作。首先簡要介紹了項(xiàng)目背景及HINOC技術(shù)的發(fā)展歷程和現(xiàn)狀,詳細(xì)描述了HINOC2.0 SoC系統(tǒng)的組成、HIMAC處理器的結(jié)構(gòu)、接口和主要功能;其次針對本次流片工作,搭建了一個SoC系統(tǒng)的功能仿真平臺,對系統(tǒng)的核心部件進(jìn)行了詳細(xì)的仿真,并對RTL功能仿真和網(wǎng)表后仿真中遇到的問題進(jìn)行了總結(jié)歸納;第三,重點(diǎn)介紹了HIMAC協(xié)處理器FPGA功能的驗(yàn)證工作,詳細(xì)描述了時序約束問題;第四,重點(diǎn)介紹了基帶芯片的性能及業(yè)務(wù)測試工作,討論了測試驗(yàn)證過程中的若干關(guān)鍵問題,分析了HINOC網(wǎng)絡(luò)的性能;最后,測試工作中遇到的主要問題進(jìn)行了總結(jié)歸納,對HINOC系統(tǒng)的應(yīng)用場景進(jìn)行了分析拓展。通過對整個HINOC系統(tǒng)的測試驗(yàn)證,可以證明HINOC是一個擁有自主知識產(chǎn)權(quán)的高效“三網(wǎng)融合”解決方案。
【關(guān)鍵詞】：HINOC2.0 HIMAC 三網(wǎng)融合 仿真 測試驗(yàn)證
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN943.6;TN791
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 符號對照表11-12
• 縮略語對照表12-17
• 第一章 緒論17-19
• 1.1 研究背景17
• 1.2 國內(nèi)外同軸接入技術(shù)現(xiàn)狀17-18
• 1.3 本文的主要工作和安排18-19
• 第二章 HINOC 2.0 系統(tǒng)介紹19-35
• 2.1 HINOC 2.0 技術(shù)發(fā)展概述及現(xiàn)狀19
• 2.2 HINOC2.0 SoC系統(tǒng)簡介19-25
• 2.2.1 SoC系統(tǒng)整體結(jié)構(gòu)19-20
• 2.2.2 HINOC功能劃分20-21
• 2.2.3 HINOC協(xié)議幀類型21-24
• 2.2.4 HINOC系統(tǒng)網(wǎng)絡(luò)結(jié)構(gòu)24-25
• 2.3 HIMAC處理器結(jié)構(gòu)及功能25-26
• 2.4 HIMAC模塊的主要接口26-31
• 2.4.1 HIMAC與HIPHY之間接口26-29
• 2.4.2 HIMAC與CPU總線接口29-31
• 2.5 HIMAC系統(tǒng)功能優(yōu)化31-35
• 2.5.1 流分類功能優(yōu)化31-32
• 2.5.2 QOS優(yōu)先級優(yōu)化32
• 2.5.3 CRC檢測、重校驗(yàn)功能32-35
• 第三章 HINOC 2.0 SoC系統(tǒng)仿真驗(yàn)證35-47
• 3.1 需求分析35
• 3.2 仿真平臺介紹35-36
• 3.3 仿真系統(tǒng)處理流程36-37
• 3.4 HIMAC各功能仿真及結(jié)果分析37-45
• 3.4.1 寄存器RAM讀寫仿真驗(yàn)證37-38
• 3.4.2 組幀拆幀功能仿真驗(yàn)證38-39
• 3.4.3 流分類功能仿真驗(yàn)證39-42
• 3.4.4 插入數(shù)據(jù)功能仿真驗(yàn)證42
• 3.4.5 捕獲功能仿真驗(yàn)證42-43
• 3.4.6 轉(zhuǎn)發(fā)表及單播功能仿真驗(yàn)證43-44
• 3.4.7 組播功能仿真驗(yàn)證44-45
• 3.4.8 流控功能仿真驗(yàn)證45
• 3.5 仿真中應(yīng)注意的問題45-47
• 3.5.1 RAM替換過程中遇到的問題45
• 3.5.2 后仿時出現(xiàn)不定態(tài)的原因及解決辦法45-46
• 3.5.3 加快后仿真的方法46-47
• 第四章 HINOC 2.0 SoC系統(tǒng)FPGA驗(yàn)證47-79
• 4.1 HINOC硬件驗(yàn)證平臺介紹47-48
• 4.2 SoC系統(tǒng)工作流程48-51
• 4.2.1 HINOC系統(tǒng)啟動過程48-49
• 4.2.2 HIMAC主要工作流程49-51
• 4.3 FPGA調(diào)試方法51-57
• 4.3.1 借助CPU讀寫寄存器、RAM調(diào)試51-55
• 4.3.2 signaltap邏輯分析儀的使用55
• 4.3.3 調(diào)試方法總結(jié)55-57
• 4.4 時序問題分析57-73
• 4.4.1 GMII接口57-58
• 4.4.2 GMII時序問題描述58-59
• 4.4.3 時序約束基礎(chǔ)59-64
• 4.4.4 SoC系統(tǒng)的時序接口及約束64-68
• 4.4.5 Quartus的邏輯分區(qū)約束68-70
• 4.4.6 內(nèi)部寄存器到寄存器時序問題70-73
• 4.5 低信噪比條件下系統(tǒng)穩(wěn)定性測試73-76
• 4.5.1 低信噪比下問題描述73-74
• 4.5.2 低信噪比下himac保護(hù)措施74-76
• 4.6 HINOC系統(tǒng)性能測試76-79
• 4.6.1 測試環(huán)境76
• 4.6.2 測試結(jié)果分析76-79
• 第五章 HINOC2.0 基帶芯片測試79-91
• 5.1 基帶芯片及測試樣機(jī)介紹79-81
• 5.2 吞吐量及時延分析81-82
• 5.2.1 測試說明81
• 5.2.2 測試結(jié)果81-82
• 5.3 業(yè)務(wù)測試82-91
• 5.3.1 4K及高清視頻驗(yàn)證82-84
• 5.3.2 組播功能驗(yàn)證84-85
• 5.3.3 MAC地址數(shù)限制85-86
• 5.3.4 廣播包/未知包抑制功能86-89
• 5.3.5 其它業(yè)務(wù)測試89-91
• 第六章 經(jīng)驗(yàn)總結(jié)和展望91-97
• 6.1 多個HM之間數(shù)據(jù)互相串?dāng)_問題91
• 6.2 拆幀緩存溢出問題91-92
• 6.3 做芯片設(shè)計(jì)時應(yīng)注意到的問題92-94
• 6.3.1 寄存器、RAM初始化問題92
• 6.3.2 RAM讀寫沖突問題92
• 6.3.3 復(fù)位信號產(chǎn)生問題92-93
• 6.3.4 模塊劃分問題93
• 6.3.5 wire型信號傳遞問題93-94
• 6.3.6 代碼規(guī)范化問題94
• 6.4 HINOC系統(tǒng)應(yīng)用分析94-97
• 6.4.1 寬帶接入網(wǎng)94-95
• 6.4.2 家庭網(wǎng)絡(luò)95
• 6.4.3 智能監(jiān)控網(wǎng)絡(luò)95-97
• 參考文獻(xiàn)97-99
• 致謝99-101
• 作者簡介101-102

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前2條

1 袁超偉;張金波;姚建波;;三網(wǎng)融合的現(xiàn)狀與發(fā)展[J];北京郵電大學(xué)學(xué)報(bào);2010年06期

2 郭佳佳,胡曉菁,王永良;使用SignalTap II邏輯分析儀調(diào)試FPGA[J];今日電子;2005年05期

，

本文編號：877264