本文關鍵詞： 逐次逼近型 模數轉換器 橋接電容 比較器失調校正 時分復用　出處：《復旦大學》2013年碩士論文　論文類型：學位論文

【摘要】：TD-LTE-Advanced (Time Division-Long Term Evolution-Advanced)是中國具有自主知識產權的第四代運動無線通訊技術。它吸納了TD-SCDMA的主要技術元素,體現(xiàn)了我國通信產業(yè)界在寬帶無線移動通訊領域的最新自主創(chuàng)新成果。TD-LTE-Advanced技術的提出,保證了中國在4G無線通訊領域具有核心競爭力,維護了我國在日益激烈的國際競爭中的國家安全,具有非常重要的戰(zhàn)略意義和經濟價值。 本文針對TD-LTE-Advanced技術設計了一款高速高精度低功耗的模數轉換器,完成了從系統(tǒng)架構分析、系統(tǒng)建模仿真、電路模塊仿真、系統(tǒng)整體電路仿真、版圖及提取寄生參數后仿真和硬件實現(xiàn)以及測試驗證的整個流程。 該模數轉換器采用逐次逼近型模數轉換器(Successive Approximation Register, SAR ADC)結構,在保證所需的轉換速度的同時,能夠有效的減小芯片面積,降低功耗,從而節(jié)省芯片的成本。該SAR ADC采用了頂級板采樣技術,從而省掉了DAC的最高位電容,將采樣電容縮小到只需要傳統(tǒng)結構的1/2；優(yōu)化了DAC的橋接電容結構,低位(Least Significant Bits, LSBs)為4bits,高位(Most Significant Bits, MSBs)為7位,有效的減小了LSBs寄生電容對DAC線性度的影響；系統(tǒng)分析了橋接電容結構對DAC線性的影響的分析,并推導了相關公式,提出了一種有效解決LSBs寄生電容影響線性度的解決方法；基于時分復用技術和異步復位思想,提出了一種新穎的控制邏輯,只需要傳統(tǒng)結構一半的硬件電路便能實現(xiàn)相同的功能,極大的降低了系統(tǒng)功耗；提出了一種全新的比較器失調電壓校正技術,取代傳統(tǒng)所采用的預放大電路,來降低比較器的失調電壓,有效的解決了比較器低功耗和高精度之間的矛盾。 該模數轉換器芯片采用SMIC65nm,1.2V,1P8M(單層多晶,8層金屬)CMOS混合信號工藝實現(xiàn),有效面積為0.3x0.2mm2,功耗為2.4mW。版圖后仿真結果表明,在50MHz采樣率時的最高信噪比(SINDR)為71.5dB,無雜散動態(tài)范圍(SFDR)為84.5dB, FoM為15.2fJ/conversion。
[Abstract]:TD-LTE-Advanced time Division-Long Term Evolution-Advanced is a 4th generation mobile wireless communication technology with independent intellectual property rights in China. It absorbs the main technical elements of TD-SCDMA. It reflects the latest independent innovation in the field of broadband wireless mobile communication. TD-LTE-Advanced technology is put forward, which ensures that China has the core competitiveness in 4G wireless communication field. Maintaining our country's national security in the increasingly fierce international competition has very important strategic significance and economic value. In this paper, a high speed, high precision and low power A / D converter is designed for TD-LTE-Advanced technology, which includes system architecture analysis, system modeling and simulation, circuit module simulation, and whole system circuit simulation. Layout and extraction of parasitic parameters after simulation and hardware implementation as well as the entire process of test verification. The analog-to-digital converter uses successive approximation analog-to-digital Approximation register (SAR ADC) structure, which can effectively reduce the chip area and power consumption while ensuring the required conversion speed. The SAR ADC uses top-level board sampling technology, thus eliminating the maximum potential capacitance of DAC, reducing the sampling capacitance to only one half of the traditional structure, and optimizing the bridging capacitance structure of DAC. The low least Significant bits (LSBs) are 4 bits and the high cost Significant bits (MSBs) are 7 bits. The influence of parasitic capacitance of LSBs on the linearity of DAC is effectively reduced, and the influence of bridge capacitance structure on the linearity of DAC is systematically analyzed, and the relevant formulas are derived. This paper presents an effective solution to the influence of LSBs parasitic capacitance on linearity, and proposes a novel control logic based on time-division multiplexing and asynchronous reset. Only half of the hardware circuit with traditional structure can achieve the same function, which greatly reduces the power consumption of the system. A new offset voltage correction technique of comparator is proposed to replace the traditional preamplifier circuit. In order to reduce the offset voltage of comparator, the contradiction between low power consumption and high precision of comparator is effectively solved. The analog to digital converter chip is realized by SMIC65nmP8M (single layer polycrystalline 8 layer metal layer CMOS mixed signal process). The effective area is 0.3x0.2mm2.The power consumption is 2.4mW.After layout, the simulation results show that, The maximum signal-to-noise ratio (SNR) is 71.5 dB at 50MHz sampling rate, the non-spurious dynamic range is 84.5 dB, and the FoM is 15.2fJ / r conversion.
【學位授予單位】：復旦大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TN792;TN929.5

【共引文獻】

相關期刊論文 前10條

1 譚�？�;;一種用于LDO高精度帶隙基準源的電路設計[J];興義民族師范學院學報;2010年02期

2 馬釗;閔子建;;高精度電壓基準源的設計[J];山西師范大學學報(自然科學版);2007年04期

3 江利;趙志賓;;一種高速高精度的CMOS比較器的電路[J];上海電氣技術;2009年04期

4 張靜;;CSTN-LCD驅動芯片中跟隨器的設計與實現(xiàn)[J];茂名學院學報;2010年01期

5 段營;戎蒙恬;劉文江;;二階Sigma-Delta ADC自適應量化算法及電路實現(xiàn)[J];上海交通大學學報;2007年08期

6 褚煒路;戎蒙恬;李萍;劉文江;;二階多比特Sigma-Delta ADC中的自適應量化算法[J];上海交通大學學報;2008年02期

7 汪祥;戎蒙恬;;一種改進型高性能CMOS鎖相環(huán)電荷泵的設計[J];上海交通大學學報;2008年04期

8 沈奇臻;戎蒙恬;劉文江;褚煒路;;用于Σ-Δ數模轉換器的重構濾波器的設計[J];上海交通大學學報;2009年07期

9 羅廣孝;吳軍軍;;一種高增益CMOS兩級運算放大器的設計[J];山西電子技術;2008年01期

10 李和太;李書艷;馬建軍;李慶奎;;CMOS低壓差集成穩(wěn)壓器的設計[J];沈陽工業(yè)大學學報;2006年05期

相關會議論文 前10條

1 楊棟;趙毅強;廖俊;;線列紅外探測器讀出電路的研究[A];中國光學學會2010年光學大會論文集[C];2010年

2 黃松壘;張偉;黃張成;方家熊;;基于輸入失調補償的暗電流抑制讀出電路研究[A];中國光學學會2010年光學大會論文集[C];2010年

3 王歡;王志功;喬廬峰;徐勇;劉永旺;牛曉康;楊思勇;徐健;;155-Mb/s0.5μm CMOS激光驅動器[A];全國第十三次光纖通信暨第十四屆集成光學學術會議論文集[C];2007年

4 孫志新;李開航;;一種運用于ADC中的兩倍增益采樣保持電路[A];2011高等職業(yè)教育電子信息類專業(yè)學術暨教學研討會論文集[C];2011年

5 高國清;馮勇建;曾景華;;一種負反饋高精度的CMOS帶隙基準電壓源[A];福建省科協(xié)第五屆學術年會數字化制造及其它先進制造技術專題學術年會論文集[C];2005年

6 馬國勝;楊鷺怡;;基于LTM9003接收器在無線基站設計中的應用[A];第十九屆測控、計量、儀器儀表學術年會(MCMI'2009)論文集[C];2009年

7 劉成;姜巖峰;;十六通道恒流LED驅動芯片的設計[A];2009年中國高校通信類院系學術研討會論文集[C];2009年

8 蔣先偉;吳秀龍;徐超;陳軍寧;周杰;;一種可變增益放大器的設計[A];中國儀器儀表學會第九屆青年學術會議論文集[C];2007年

9 劉勇;安志鴻;;低頻低噪聲放大器設計[A];2007'儀表，，自動化及先進集成技術大會論文集（二）[C];2007年

10 李建峰;竇建華;潘敏;應雋;;基于正向體效應技術的低壓低功耗CMOS放大器設計[A];全國第20屆計算機技術與應用學術會議(CACIS·2009)暨全國第1屆安全關鍵技術與應用學術會議論文集（下冊）[C];2009年

本文編號：1519531