本文關(guān)鍵詞：計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法，由筆耕文化傳播整理發(fā)布。

計(jì)算機(jī)體系結(jié)構(gòu)量化研究方法是最權(quán)威的計(jì)算機(jī)體系結(jié)構(gòu)著作，在第五版中作者增加了當(dāng)前炙手可熱的云計(jì)算和手機(jī)客戶端技術(shù)等相關(guān)內(nèi)容，，探討了在手機(jī)、平板電腦、筆記本電腦和其他移動(dòng)計(jì)算設(shè)備上云計(jì)算的軟硬件實(shí)現(xiàn)方式。這里小編分享計(jì)算機(jī)體系結(jié)構(gòu)量化研究方法第五版pdf【中文版+英文版】書(shū)籍，點(diǎn)擊下面的地址即可免費(fèi)下載。

《計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法(第5版)》可作為高等院校計(jì)算機(jī)專業(yè)本科生或研究生教材，也可作為從事計(jì)算機(jī)體系結(jié)構(gòu)或計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的工程技術(shù)人員的參考書(shū)。

第1章　量化設(shè)計(jì)與分析基礎(chǔ)　

1.1　引言　

1.2　計(jì)算機(jī)的分類　

1.2.1　個(gè)人移動(dòng)設(shè)備　

1.2.2　桌面計(jì)算　

1.2.3　服務(wù)器　

1.2.4　集群/倉(cāng)庫(kù)級(jí)計(jì)算機(jī)　

1.2.5　嵌入式計(jì)算機(jī)　

1.2.6　并行度與并行體系結(jié)構(gòu)的分類　

1.3　計(jì)算機(jī)體系結(jié)構(gòu)的定義　

1.3.1　指令集體系結(jié)構(gòu)：計(jì)算機(jī)體系結(jié)構(gòu)的近距離審視　

1.3.2　真正的計(jì)算機(jī)體系結(jié)構(gòu)：設(shè)計(jì)滿足目標(biāo)和功能需求的組成和硬件　

1.4　技術(shù)趨勢(shì)　

1.4.1　性能趨勢(shì)：帶寬勝過(guò)延遲　

1.4.2　晶體管性能與連線的發(fā)展　

1.5　集成電路中的功率和能耗趨勢(shì)　

1.5.1　功率和能耗：系統(tǒng)觀點(diǎn)　

1.5.2　微處理器內(nèi)部的能耗和功率　

1.6　成本趨勢(shì)　

1.6.1　時(shí)間、產(chǎn)量和大眾化的影響　

1.6.2　集成電路的成本　

1.6.3　成本與價(jià)格　

1.6.4　制造成本與運(yùn)行成本　

1.7　可信任度　

1.8　性能的測(cè)量、報(bào)告和匯總　

1.8.1　基準(zhǔn)測(cè)試　

1.8.2　報(bào)告性能測(cè)試結(jié)果　

1.8.3　性能結(jié)果匯總　

1.9　計(jì)算機(jī)設(shè)計(jì)的量化原理　

1.9.1　充分利用并行　

1.9.2　局域性原理　

1.9.3　重點(diǎn)關(guān)注常見(jiàn)情形　

1.9.4　Amdahl定律　

1.9.5　處理器性能公式　

1.10　融會(huì)貫通：性能、價(jià)格和功耗　

1.11　謬論與易犯錯(cuò)誤　

1.12　結(jié)語(yǔ)　

1.13　歷史回顧與參考文獻(xiàn)　

第2章　存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)　

2.1　引言　

2.2　緩存性能的10種高級(jí)優(yōu)化方法　

2.2.1　第一種優(yōu)化：小而簡(jiǎn)單的第一級(jí)緩存，用以縮短命中時(shí)間、降低功率　

2.2.2　第二種優(yōu)化：采用路預(yù)測(cè)以縮短命中時(shí)間　

2.2.3　第三種優(yōu)化：實(shí)現(xiàn)緩存訪問(wèn)的流水化，以提高緩存帶寬　

2.2.4　第四種優(yōu)化：采用無(wú)阻塞緩存，以提高緩存帶寬　

2.2.5　第五種優(yōu)化：采用多種緩存以提高緩存帶寬　

2.2.6　第六種優(yōu)化：關(guān)鍵字優(yōu)先和提前重啟動(dòng)以降低缺失代價(jià)　

2.2.7　第七種優(yōu)化：合并寫(xiě)緩沖區(qū)以降低缺失代價(jià)　

2.2.8　第八種優(yōu)化：采用編譯器優(yōu)化以降低缺失率　

2.2.9　第九種優(yōu)化：對(duì)指令和數(shù)據(jù)進(jìn)行硬件預(yù)取，以降低缺失代價(jià)或缺失率　

2.2.10　第十種優(yōu)化：用編譯器控制預(yù)取，以降低缺失代價(jià)或缺失率　

2.2.11　緩存優(yōu)化小結(jié)　

2.3　存儲(chǔ)器技術(shù)與優(yōu)化　

2.3.1　SRAM技術(shù)　

2.3.2　DRAM技術(shù)　

2.3.3　提高DRAM芯片內(nèi)部的存儲(chǔ)器性能　

2.3.4　降低SDRAM中的功耗　

2.3.5　閃存　

2.3.6　提高存儲(chǔ)器系統(tǒng)的可靠性　

2.4　保護(hù)：虛擬存儲(chǔ)器和虛擬機(jī)　

2.4.1　通過(guò)虛擬存儲(chǔ)器提供保護(hù)　

2.4.2　通過(guò)虛擬機(jī)提供保護(hù)　

2.4.3　對(duì)虛擬機(jī)監(jiān)視器的要求　

2.4.4　虛擬機(jī)(缺少)的指令集體系結(jié)構(gòu)支持　

2.4.5　虛擬機(jī)對(duì)虛擬存儲(chǔ)器和I/O的影響　

2.4.6　VMM實(shí)例：Xen虛擬機(jī)　

2.5　交叉問(wèn)題：存儲(chǔ)器層次結(jié)構(gòu)的設(shè)計(jì)　

2.5.1　保護(hù)和指令集體系結(jié)構(gòu)　

2.5.2　緩存數(shù)據(jù)的一致性　

2.6　融會(huì)貫通：ARM Cortex-A8和Intel Core i7中的存儲(chǔ)器層次結(jié)構(gòu)　

2.6.1　ARM Cortex-A8　

2.6.2　Intel Core i7　

2.7　謬論與易犯錯(cuò)誤　

2.8　結(jié)語(yǔ)：展望　

2.9　歷史回顧與參考文獻(xiàn)　

第3章　指令級(jí)并行及其開(kāi)發(fā)　

3.1　指令級(jí)并行：概念與挑戰(zhàn)　

3.1.1　什么是指令級(jí)并行　

3.1.2　數(shù)據(jù)相關(guān)與冒險(xiǎn)　

3.1.3　控制相關(guān)　

3.2　揭示ILP的基本編譯器技術(shù)　

3.2.1　基本流水線調(diào)度和循環(huán)展開(kāi)　

3.2.2　循環(huán)展開(kāi)與調(diào)度小結(jié)　

3.3　用高級(jí)分支預(yù)測(cè)降低分支成本　

3.3.1　競(jìng)賽預(yù)測(cè)器：局部預(yù)測(cè)器與全局預(yù)測(cè)器的自適應(yīng)聯(lián)合　

3.3.2　Intel Core i7分支預(yù)測(cè)器　

3.4　用動(dòng)態(tài)調(diào)度克服數(shù)據(jù)冒險(xiǎn)　

3.4.1　動(dòng)態(tài)調(diào)度：思想　

3.4.2　使用Tomasulo算法進(jìn)行動(dòng)態(tài)調(diào)度　

3.5　動(dòng)態(tài)調(diào)度：示例和算法　

3.5.1　Tomasulo算法：細(xì)節(jié)　

3.5.2　Tomasulo算法：基于循環(huán)的示例　

3.6　基于硬件的推測(cè)　

3.7　以多發(fā)射和靜態(tài)調(diào)度來(lái)開(kāi)發(fā)ILP　

3.8　以動(dòng)態(tài)調(diào)度、多發(fā)射和推測(cè)來(lái)開(kāi)發(fā)ILP　

3.9　用于指令傳送和推測(cè)的高級(jí)技術(shù)　

3.9.1　提高指令提取帶寬　

3.9.2　推測(cè)：實(shí)現(xiàn)問(wèn)題與擴(kuò)展　

3.10　ILP局限性的研究　

3.10.1　硬件模型　

3.10.2　可實(shí)現(xiàn)處理器上ILP的局限性　

3.10.3　超越本研究的局限　

3.11　交叉問(wèn)題：ILP方法與存儲(chǔ)器系統(tǒng)　

3.11.1　硬件推測(cè)與軟件推測(cè)　

3.11.2　推測(cè)執(zhí)行與存儲(chǔ)器系統(tǒng)　

3.12　多線程：開(kāi)發(fā)線程級(jí)并行提高單處理器吞吐量　

3.12.1　細(xì)粒度多線程在Sun T1上的效果　

3.12.2　同時(shí)多線程在超標(biāo)量處理器上的效果　

3.13　融會(huì)貫通：Intel Core i7和ARMCortex-A8　

3.13.1　ARM Cortex-A8　

3.13.2　Intel Core i7　

3.14　謬論與易犯錯(cuò)誤　

3.15　結(jié)語(yǔ)：前路何方　

3.16　歷史回顧與參考文獻(xiàn)　

第4章　向量、SIMD和GPU體系結(jié)構(gòu)中的數(shù)據(jù)級(jí)并行　

4.1　引言　

4.2　向量體系結(jié)構(gòu)　

4.2.1　VMIPS　

4.2.2　向量處理器如何工作：一個(gè)示例　

4.2.3　向量執(zhí)行時(shí)間　

4.2.4　多條車道：每個(gè)時(shí)鐘周期超過(guò)一個(gè)元素　

4.2.5　向量長(zhǎng)度寄存器：處理不等于64的循環(huán)　

4.2.6　向量遮罩寄存器：處理向量循環(huán)中的IF語(yǔ)句　

4.2.7　內(nèi)存組：為向量載入/存儲(chǔ)單元提供帶寬　

4.2.8　步幅：處理向量體系結(jié)構(gòu)中的多維數(shù)組　

4.2.9　集中-分散：在向量體系結(jié)構(gòu)中處理稀疏矩陣　

4.2.10　向量體系結(jié)構(gòu)編程　

4.3　SIMD指令集多媒體擴(kuò)展　

4.3.1　多媒體SIMD體系結(jié)構(gòu)編程　

4.3.2　Roofline可視性能模型　

4.4　圖形處理器　

4.4.1　GPU編程　

4.4.2　NVIDIA GPU計(jì)算結(jié)構(gòu)　

4.4.3　NVIDA GPU指令集體系結(jié)構(gòu)　

4.4.4　GPU中的條件分支　

4.4.5　NVIDIA GPU存儲(chǔ)器結(jié)構(gòu)　

4.4.6　Fermi GPU體系結(jié)構(gòu)中的創(chuàng)新　

4.4.7　向量體系結(jié)構(gòu)與GPU的相似與不同　

4.4.8　多媒體SIMD計(jì)算機(jī)與GPU之間的相似與不同　

4.4.9　小結(jié)　

4.5　檢測(cè)與增強(qiáng)循環(huán)強(qiáng)并行　

4.5.1　查找相關(guān)　

4.5.2　消除相關(guān)計(jì)算　

4.6　交叉問(wèn)題　

4.6.1　能耗與DLP：慢而寬與快而窄　

4.6.2　分組存儲(chǔ)器和圖形存儲(chǔ)器　

4.6.3　步幅訪問(wèn)和TLB缺失　

4.7　融會(huì)貫通：移動(dòng)與服務(wù)器GPU、Tesla與Core i7　

4.8　謬論與易犯錯(cuò)誤　

4.9　結(jié)語(yǔ)　

4.10　歷史回顧與參考文獻(xiàn)　

第5章　線程級(jí)并行　

5.1　引言　

5.1.1　多處理器體系結(jié)構(gòu)：?jiǎn)栴}與方法　

5.1.2　并行處理的挑戰(zhàn)　

5.2　集中式共享存儲(chǔ)器體系結(jié)構(gòu)　

5.2.1　什么是多處理器緩存一致性　

5.2.2　一致性的基本實(shí)現(xiàn)方案　

5.2.3　監(jiān)聽(tīng)一致性協(xié)議　

5.2.4　基本實(shí)現(xiàn)技術(shù)　

5.2.5　示例協(xié)議　

5.2.6　基本一致性協(xié)議的擴(kuò)展　

5.2.7　對(duì)稱共享存儲(chǔ)器多處理器與監(jiān)聽(tīng)協(xié)議的局限性　

5.2.8　實(shí)施監(jiān)聽(tīng)緩存一致性　

5.3　對(duì)稱共享存儲(chǔ)器多處理器的性能　

5.3.1　商業(yè)工作負(fù)載　

5.3.2　商業(yè)工作負(fù)載的性能測(cè)量　

5.3.3　多重編程和操作系統(tǒng)工作負(fù)載　

5.3.4　多重編程和操作系統(tǒng)工作負(fù)載的性能　

5.4　分布式共享存儲(chǔ)器和目錄式一致性　

5.4.1　目錄式緩存一致性協(xié)議：基礎(chǔ)知識(shí)　

5.4.2　目錄式協(xié)議舉例　

5.5　同步：基礎(chǔ)知識(shí)　

5.5.1　基本硬件原語(yǔ)　

5.5.2　使用一致性實(shí)現(xiàn)鎖　

5.6　存儲(chǔ)器連貫性模型：簡(jiǎn)介　

5.6.1　程序員的觀點(diǎn)　

5.6.2　寬松連貫性模型：基礎(chǔ)知識(shí)　

5.6.3　關(guān)于連貫性模型的最后說(shuō)明　

5.7　交叉問(wèn)題　

5.7.1　編譯器優(yōu)化與連貫性模型　

5.7.2　利用推測(cè)來(lái)隱藏嚴(yán)格連貫性模型中的延遲　

5.7.3　包含性及其實(shí)現(xiàn)　

5.7.4　利用多重處理和多線程的性能增益　

5.8　融會(huì)貫通：多核處理器及其性能　

5.9　謬論與易犯錯(cuò)誤　

5.10　結(jié)語(yǔ)　

5.11　歷史回顧與參考文獻(xiàn)　

第6章　以倉(cāng)庫(kù)級(jí)計(jì)算機(jī)開(kāi)發(fā)請(qǐng)求級(jí)、數(shù)據(jù)級(jí)并行　

6.1　引言　

6.2　倉(cāng)庫(kù)級(jí)計(jì)算機(jī)的編程模型與工作負(fù)載　

6.3　倉(cāng)庫(kù)級(jí)計(jì)算機(jī)的計(jì)算機(jī)體系結(jié)構(gòu)　

6.3.1　存儲(chǔ)　

6.3.2　陣列交換機(jī)　

6.3.3　WSC存儲(chǔ)器層次結(jié)構(gòu)　

6.4　倉(cāng)庫(kù)級(jí)計(jì)算機(jī)的物理基礎(chǔ)設(shè)施與成本　

6.4.1　測(cè)量WSC的效率　

6.4.2　WSC的成本　

6.5　云計(jì)算：公用計(jì)算的回報(bào)　

6.6　交叉問(wèn)題　

6.6.1　成為瓶頸的WSC網(wǎng)絡(luò)　

6.6.2　在服務(wù)器內(nèi)部高效利用能量　

6.7　融會(huì)貫通：Google倉(cāng)庫(kù)級(jí)計(jì)算機(jī)　

6.7.1　集裝箱　

6.7.2　Google WSC中的冷卻與供電　

6.7.3　Google WSC中的服務(wù)器　

6.7.4　Google WSC中的聯(lián)網(wǎng)　

6.7.5　Google WSC的監(jiān)控與修復(fù)　

6.7.6　小結(jié)　

6.8　謬論與易犯錯(cuò)誤　

6.9　結(jié)語(yǔ)　

6.10　歷史回顧與參考文獻(xiàn)　

附錄A　指令集基本原理　

A.1　引言　

A.2　指令集體系結(jié)構(gòu)的分類　

A.3　存儲(chǔ)器尋址　

A.4　操作數(shù)的類型與大小　

A.5　指令集中的操作　

A.6　控制流指令　

A.7　指令集編碼　

A.8　交叉問(wèn)題：編譯器的角色　

A.9　融會(huì)貫通：MIPS體系結(jié)構(gòu)　

A.10　謬論和易犯錯(cuò)誤　

A.11　結(jié)語(yǔ)　

A.12　歷史回顧與參考文獻(xiàn)　

附錄B　存儲(chǔ)器層次結(jié)構(gòu)回顧　

B.1　引言　

B.2　緩存性能　

B.3　6種基本的緩存優(yōu)化　

B.4　虛擬存儲(chǔ)器　

B.5　虛擬存儲(chǔ)器的保護(hù)與示例　

B.6　謬論與易犯錯(cuò)誤　

B.7　結(jié)語(yǔ)　

B.8　歷史回顧與參考文獻(xiàn)　

附錄C　流水線：基礎(chǔ)與中級(jí)概念　

C.1　引言　

C.2　流水化的主要阻礙——流水線冒險(xiǎn)　

C.3　如何實(shí)現(xiàn)流水化　

C.4　妨礙流水線實(shí)現(xiàn)的難題　

C.5　擴(kuò)展MIPS流水線，以處理多周期操作　

C.6　融會(huì)貫通：MIPS R4000流水線　

C.7　交叉問(wèn)題　

C.8　謬論與易犯錯(cuò)誤　

C.9　結(jié)語(yǔ)　

C.10　歷史回顧與參考文獻(xiàn)　

參考文獻(xiàn)　

索引

  本文關(guān)鍵詞：計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法，由筆耕文化傳播整理發(fā)布。