1緒論

大尺寸信息處理系統(tǒng)可實(shí)現(xiàn)對較大尺寸的圖像信息進(jìn)行實(shí)時采集、傳輸和處理。隨著數(shù)字信號處理器的快速發(fā)展,基于FPGA與DSP的信息處理系統(tǒng)應(yīng)用十分廣泛。該類系統(tǒng)又可細(xì)分為三類:單片處理器組成的處理系統(tǒng),如單FPGA或者單DSP系統(tǒng);異構(gòu)處理器組成的并行處理系統(tǒng),如ARM+DSP的結(jié)構(gòu);多處理器組成的并行處理系統(tǒng),如多個FPGA和多個DSP的結(jié)構(gòu)。西安電子科技大學(xué)的王狄于2012年設(shè)計(jì)了一種基于FPGA的圖像信息處理系統(tǒng)。這種單片處理器的運(yùn)算能為以及外圍接口有限,在很多計(jì)算壓力大、性能要求高的圖像處理工程中并不能滿足要求。武漢大學(xué)的鄭順義于2014年設(shè)計(jì)了一種ARM+DSP架構(gòu)的機(jī)載影像實(shí)時拼接系統(tǒng),其本質(zhì)為異構(gòu)處理器組成的并行信息處理系統(tǒng)。這種結(jié)構(gòu)的異構(gòu)處理器之間接口連接方式、以及輸入輸出連接方式不同使得系統(tǒng)結(jié)構(gòu)復(fù)雜,性能差別較大。
.......

2大尺寸測量信息處理系統(tǒng)分析

2.1系統(tǒng)需求分析

本文選用了TI公司的多核浮點(diǎn)高性能處理器TMS320C6678C以下簡稱C6678)作為系統(tǒng)的核心處理器,由C6678完成系統(tǒng)的圖像處理的核屯、算法。該芯片單片具有8個高性能內(nèi)核,是一個高效的并行硬件系統(tǒng)。表2-2為TI公司C66X系列產(chǎn)品的性能匯總,從表中對比可發(fā)現(xiàn)C6678有著遠(yuǎn)超同類型DSP的性能配置 (1)C6678單片芯片集成了8個內(nèi)核,每個核最窩工作頻率達(dá)到1.25。單個指令周期可執(zhí)行32個定點(diǎn)數(shù)據(jù)運(yùn)算,或者執(zhí)行16個浮點(diǎn)數(shù)據(jù)運(yùn)算。(2)C6678的每個核具有64KB的1級和512KB的2級存儲空間,芯片片內(nèi)具有一個4MB的共享SRAM,供內(nèi)核數(shù)據(jù)交互使用。如果內(nèi)部存儲空間不滿足應(yīng)用要求,C6678還提供DDR3控制器接口,通過外接DDR3,可直接控制8GB的范圍。

2.2并行處理硬件技術(shù)

針對本系統(tǒng)數(shù)據(jù)量大,要求采集、處理速度快和實(shí)時性高的持點(diǎn),若采用單個處理器,則對處理器的性能要求極高。在過去的50年時間里,摩爾定律準(zhǔn)確的預(yù)測出集成電路中晶體管的數(shù)量每兩年就會翻一番,這使得處理器的性能一直在不斷的提升中。而為了使成倍増加的晶體管數(shù)量與系統(tǒng)的性能相匹配,在芯片設(shè)計(jì)時需増加時鐘頻率,提升內(nèi)存性能,提商指令并行性等。然而這三方面都遇到了發(fā)展瓶頸:(1)半導(dǎo)體設(shè)備體積變小將導(dǎo)致時鐘頻率和PCB布線受到限制,時鐘頻率提升;同時時鐘頻率越高將導(dǎo)致電量消耗越嚴(yán)重,功耗過高又帶來散熱等問題。(2)處理器和內(nèi)存之間的速度差距不斷增大,導(dǎo)致內(nèi)存訪問性能提升有限。(3)由于絕大多數(shù)的應(yīng)用缺乏固有的并行性,使得指令級并行受限。多核處理器可很好地彌補(bǔ)上述問題,能夠在不提髙運(yùn)行頻率的同時滿足性能要求,并通過并行程序開發(fā)提高整體性能。在多核處理器上可以將大尺寸測量信息的復(fù)雜處理任務(wù)分配給多個處理器完成,從而滿足測量儀系統(tǒng)的信息處理需求。因此基于并行結(jié)構(gòu)的信息處理系統(tǒng)是必然的選擇。如第一章中介紹,對比信息處理系統(tǒng)的研究現(xiàn)狀及多核DSP的發(fā)展,最終決定采用FPGA+多核DSP的并行處理的方式,設(shè)計(jì)系統(tǒng)總體方案如下圖2-2所示。

3多核并行處理關(guān)鍵技術(shù)理論........17

3.1并行任務(wù)分配模型17
3.2核間通信技術(shù)........20
3.3數(shù)據(jù)存儲交互技術(shù)........21
4系統(tǒng)硬件電路設(shè)計(jì)........25
4.1系統(tǒng)硬件電路總體規(guī)劃........25
4.2C6678核也電路設(shè)計(jì)28
5系統(tǒng)關(guān)鍵技術(shù)性能試驗(yàn)研究........45
5.1核間通信方式試驗(yàn)........45
5系統(tǒng)關(guān)鍵技術(shù)性能試驗(yàn)研究........45
5.1核間通信方式試驗(yàn)........45
5.2高速CACHE性能試驗(yàn)........48
5.3并行訪問存儲器性能試驗(yàn)........50
5.4本章小結(jié).........61

6系統(tǒng)應(yīng)用驗(yàn)證與分析

6.1實(shí)驗(yàn)平臺開發(fā)環(huán)境

在本系統(tǒng)開發(fā)中充分利用了DSP的CSL(ChipSupportUbrary)芯片支持庫。TI公司開發(fā)的用于配置、控制和管理DSP片上外設(shè)的一組API函數(shù),CSL庫函數(shù)大多數(shù)是用C語言編寫的,并對代碼的大小和速度進(jìn)行了優(yōu)化。在程序設(shè)計(jì)過程中利用CSL庫函數(shù)可方便地訪問DSP的寄存器和硬件資源,提高DSP軟件的開發(fā)效率和速度。在圖像處理算法實(shí)現(xiàn)過程中充分利用了兩個強(qiáng)大的視頻圖像支持庫。IMGL舊TI公司為DSP封裝的圖像處理庫函數(shù),其內(nèi)容主要分為下三個部分:圖像分析處理函數(shù)庫、圖像濾波處理算法函數(shù)庫、圖像壓縮/解壓縮函數(shù)庫。表6-1統(tǒng)計(jì)了IMGL舊中的具體函數(shù)內(nèi)容。

6.2算法實(shí)例分析

由于本系統(tǒng)針對大尺寸團(tuán)像信息進(jìn)行處理,圖像處理算法總體相對簡單。根據(jù)3.1節(jié)的研究分析,系統(tǒng)適合應(yīng)用主從模型。也即將數(shù)據(jù)并行化處理。本文設(shè)計(jì)了基于數(shù)據(jù)分割的主從并行處理模型,將圖像數(shù)據(jù)進(jìn)行分割,每個內(nèi)核針對不同數(shù)據(jù)塊進(jìn)行相同的圖像處理任務(wù)。每個數(shù)據(jù)塊的大小相同,且復(fù)雜度相對可忽略,使得每個內(nèi)核的負(fù)載幾乎相同,處理的時間也化近相同,從而大大的提離并行效率,同時,這也方便了后續(xù)研究中算法的更新和復(fù)雜度變化,大大的降低了開發(fā)難度,増強(qiáng)了系統(tǒng)的適應(yīng)性。

.......

7結(jié)論

為解決應(yīng)用傳統(tǒng)測量方法對大尺寸部件測量時存在的精度低、工藝復(fù)雜等問題,國家儀器專項(xiàng)旨在開發(fā)一款新型全視角髙精度H維測里儀。在對大尺寸部件進(jìn)行視覺測量時,測量信息具有分辨率高、數(shù)據(jù)量大且要求的采集處理速度高、實(shí)時性髙的特點(diǎn)。為話應(yīng)這些特點(diǎn),達(dá)到測量儀的要求,本文對大尺寸測量信息高速并行處理技術(shù)進(jìn)行研究,搭建圖像測量信息高速、高實(shí)時性采集處理系統(tǒng)。該系統(tǒng)作為新型測量儀的核必部件和重要組成部分,對高性能圖像采集處理系統(tǒng)的實(shí)現(xiàn)以及大尺寸部件的測量具有重大意義。本文結(jié)合當(dāng)前飛速發(fā)展的嵌入式圖像信息處理技術(shù),設(shè)計(jì)開發(fā)了一款以8核DSP為核也的嵌入式圖像信息采集處理系統(tǒng)。本文完成的主要研究內(nèi)容和解決的關(guān)鍵技術(shù)如下:(1)對測量儀大尺寸測量信息處理系統(tǒng)需求進(jìn)行分析,并針對系統(tǒng)特點(diǎn)和性能要求,提出基于C6678的多核DSP并行處理方案。并對多核硬件技術(shù)及多核并行開發(fā)技術(shù)進(jìn)行分析,總結(jié)在系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)過程中將面臨的主要關(guān)鍵技術(shù)問題。

...........

參考文獻(xiàn)（略）

，

本文編號：100721