發(fā)布時(shí)間：2017-12-10 20:16

  本文關(guān)鍵詞：眾核處理器自適應(yīng)容錯(cuò)技術(shù)研究

  更多相關(guān)文章： 容錯(cuò) 眾核處理器 自適應(yīng) 低開(kāi)銷 錯(cuò)誤率變動(dòng) 檢查點(diǎn)

【摘要】：隨著半導(dǎo)體器件工藝的持續(xù)縮小,處理器面臨著更嚴(yán)峻的錯(cuò)誤威脅,包括軟錯(cuò)誤、硬件磨損、工藝變動(dòng)等。這使得原來(lái)不需要考慮容錯(cuò)的非關(guān)鍵領(lǐng)域的應(yīng)用也面臨錯(cuò)誤的威脅。眾核處理器比多核處理器能提供更高的性能和更低的功耗密度,因此它的開(kāi)發(fā)和應(yīng)用日益廣泛。眾核處理器的結(jié)構(gòu)和多核有很大差別:每個(gè)核相對(duì)簡(jiǎn)單且通常不使用前瞻執(zhí)行或分支預(yù)測(cè)等技術(shù);互聯(lián)方式主要是片上網(wǎng)絡(luò)而不是總線;硬件Cache的一致性難以保證而主要使用軟件Cache或局部存儲(chǔ);操作系統(tǒng)通常只運(yùn)行在控制核上而不是每個(gè)核等等。這些導(dǎo)致眾核處理器的容錯(cuò)技術(shù)與多核有很大不同,研究適合眾核處理器的低開(kāi)銷容錯(cuò)技術(shù)很有必要。眾核處理器適合計(jì)算密集的應(yīng)用而不太適合控制密集的應(yīng)用。目前它在可靠性要求很高的關(guān)鍵領(lǐng)域如航天、能源等使用的還較少,所以本文主要面向通常領(lǐng)域研究容錯(cuò)技術(shù)。通常領(lǐng)域應(yīng)用的容錯(cuò)對(duì)開(kāi)銷極為敏感,難以承受傳統(tǒng)容錯(cuò)方式的開(kāi)銷,如三模冗余甚至是雙模冗余。眾核處理器容錯(cuò)存在很多變動(dòng)因素。處理器集成了成百上千個(gè)核通常會(huì)同時(shí)運(yùn)行多個(gè)應(yīng)用,但是各個(gè)應(yīng)用對(duì)容錯(cuò)的需求不同。受限于應(yīng)用本身的并行性,眾核處理器的計(jì)算效率通常較低且會(huì)隨著應(yīng)用的運(yùn)行發(fā)生變化。芯片的錯(cuò)誤率受溫度、電壓、主頻等操作環(huán)境影響較大,隨著操作環(huán)境的變化芯片的錯(cuò)誤率也會(huì)變化。著眼于通常領(lǐng)域的眾核處理器的容錯(cuò)特征,本文提出了自適應(yīng)容錯(cuò)技術(shù),它根據(jù)應(yīng)用的容錯(cuò)需求、處理器的計(jì)算效率、芯片的錯(cuò)誤率等動(dòng)態(tài)地調(diào)整容錯(cuò)方式從而降低容錯(cuò)開(kāi)銷。本文的主要研究工作和創(chuàng)新點(diǎn)如下:1.針對(duì)大多數(shù)冗余技術(shù)硬件開(kāi)銷較大的問(wèn)題,提出了在眾核處理器上動(dòng)態(tài)耦合容錯(cuò)對(duì)的輕量級(jí)冗余技術(shù),并通過(guò)軟硬件協(xié)同提高錯(cuò)誤檢測(cè)和錯(cuò)誤恢復(fù)的性能。冗余對(duì)是兩個(gè)執(zhí)行相同程序的處理器核,冗余對(duì)通過(guò)比較執(zhí)行結(jié)果檢測(cè)錯(cuò)誤。通常的技冗余技術(shù)為了加速冗余對(duì)的性能會(huì)修改處理器的系統(tǒng)結(jié)構(gòu)和添加較多硬件。本文面向通常領(lǐng)域應(yīng)用提出在不修改系統(tǒng)結(jié)構(gòu)和只添加少量硬件的前提下利用處理器本身的資源構(gòu)建冗余對(duì)的輕量級(jí)冗余技術(shù),它可以將處理器上任意兩個(gè)核耦合為冗余對(duì)。本文劃分容錯(cuò)任務(wù)為錯(cuò)誤檢測(cè)和錯(cuò)誤恢復(fù),借助軟硬件協(xié)同方式降低冗余執(zhí)行的開(kāi)銷。使用硬件進(jìn)行計(jì)算結(jié)果的比對(duì),它在增加少量硬件的情況下能極大地降低錯(cuò)誤檢測(cè)延遲和失效率。通過(guò)軟硬件協(xié)同對(duì)檢查點(diǎn)的狀態(tài)保存進(jìn)行延遲隱藏,它減少了檢查點(diǎn)保存的開(kāi)銷,提高了容錯(cuò)執(zhí)行的性能。2.針對(duì)異常檢測(cè)技術(shù)錯(cuò)誤覆蓋范圍小的問(wèn)題,提出一種面向眾核執(zhí)行特征的核間異常檢錯(cuò)方法,并通過(guò)動(dòng)態(tài)混合DMR(雙模冗余)技術(shù)進(jìn)一步提高異常檢錯(cuò)的錯(cuò)誤覆蓋率。異常檢錯(cuò)是通過(guò)檢測(cè)處理器的異常行為如指令計(jì)算溢出、地址訪問(wèn)越界、死循環(huán)等進(jìn)行錯(cuò)誤檢測(cè)的技術(shù),它不需要重復(fù)執(zhí)行程序因而開(kāi)銷極小。通常的研究將處理器“極小概率發(fā)生的行為”當(dāng)做異常,而本文提出將處理器核間的“行為差異”當(dāng)做異常,這極大地?cái)U(kuò)展了異常覆蓋的范圍。本文通過(guò)比對(duì)執(zhí)行同一個(gè)應(yīng)用的各個(gè)處理器核之間的行為差異(如指令執(zhí)行數(shù)、訪存頻率等)來(lái)區(qū)分異常行為。這可以極大的提高發(fā)現(xiàn)錯(cuò)誤和降低誤判的可能性,能將錯(cuò)誤覆蓋率提高到接近90%。由于不同程序的對(duì)錯(cuò)誤的敏感程度不同,眾核系統(tǒng)在執(zhí)行不同程序時(shí)系統(tǒng)的錯(cuò)誤率也可能不同。為了進(jìn)一步提高錯(cuò)誤的覆蓋率,本文提出在錯(cuò)誤率較高時(shí)使用DMR進(jìn)行檢錯(cuò)的混合異常檢錯(cuò)技術(shù)。它能夠以較低的開(kāi)銷提升較高的錯(cuò)誤覆蓋率。3.針對(duì)全冗余導(dǎo)致芯片吞吐率減半的問(wèn)題,提出了一種可按應(yīng)用容錯(cuò)需求配置冗余比例的冗余技術(shù),并通過(guò)動(dòng)態(tài)調(diào)度冗余核進(jìn)一步提高芯片的吞吐率。通常的容錯(cuò)都是對(duì)所有應(yīng)用冗余的全系統(tǒng)容錯(cuò),這會(huì)造成芯片的吞吐率減半。本文根據(jù)應(yīng)用的容錯(cuò)需求只為需要容錯(cuò)的應(yīng)用提供容錯(cuò),這可以降低冗余執(zhí)行的比例,在容錯(cuò)需求較小時(shí)芯片的吞吐率下降非常小。冗余執(zhí)行通常使用兩個(gè)核執(zhí)行同一個(gè)程序,我們將其中一個(gè)負(fù)責(zé)輸入輸出的核稱為容錯(cuò)主核,另一個(gè)稱為冗余核。通常雙模冗余的冗余核的數(shù)量等于容錯(cuò)主核的數(shù)量,本文提出當(dāng)主核吞吐率較低時(shí)用較少的冗余核為較多的主核容錯(cuò),這可以降低冗余核的數(shù)量,特別是當(dāng)容錯(cuò)需求較大時(shí)可極大提高芯片的吞吐率。4.針對(duì)固定檢查點(diǎn)技術(shù)在錯(cuò)誤率變動(dòng)時(shí)開(kāi)銷較大的問(wèn)題,提出根據(jù)系統(tǒng)錯(cuò)誤率調(diào)整檢查點(diǎn)間隔的自適應(yīng)檢查點(diǎn)技術(shù)。檢查點(diǎn)是系統(tǒng)容錯(cuò)的主要機(jī)制,檢查點(diǎn)的開(kāi)銷和檢查點(diǎn)的間隔密切相關(guān),目前檢查點(diǎn)間隔的確定都是基于恒定錯(cuò)誤率的。而在錯(cuò)誤率變動(dòng)的情況下,自適應(yīng)檢查點(diǎn)通過(guò)預(yù)測(cè)系統(tǒng)的錯(cuò)誤率從而確保系統(tǒng)的檢查點(diǎn)間隔始終接近最優(yōu)狀態(tài),相比固定方法它能夠顯著降低檢查點(diǎn)的開(kāi)銷。但是自適應(yīng)方法所能獲得的性能收益與錯(cuò)誤變動(dòng)的具體程度相關(guān)。因此本文基于系統(tǒng)的溫度、電壓、位置等因素對(duì)錯(cuò)誤率的影響原理,建立了一個(gè)錯(cuò)誤率變動(dòng)的模型(它包括變動(dòng)幅度、變動(dòng)持續(xù)時(shí)間等);基于錯(cuò)誤變動(dòng)模型,從理論上研究了各種形式的錯(cuò)誤變動(dòng)對(duì)自適應(yīng)檢查點(diǎn)的影響方式、影響幅度;提出了一種基于系統(tǒng)錯(cuò)誤歷史預(yù)測(cè)錯(cuò)誤率的方法,驗(yàn)證了在實(shí)際情況下自適應(yīng)檢查點(diǎn)能夠達(dá)到的性能收益。本文根據(jù)通常領(lǐng)域應(yīng)用在眾核處理器上容錯(cuò)的特性,提出動(dòng)態(tài)地適應(yīng)應(yīng)用的容錯(cuò)需求、處理器的計(jì)算效率和系統(tǒng)的錯(cuò)誤率等多種自適應(yīng)容錯(cuò)技術(shù)。這些容錯(cuò)技術(shù)可以極大地降低眾核處理器容錯(cuò)的開(kāi)銷,具有較大的現(xiàn)實(shí)意義。
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP332

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 鄧彬偉;黃松柏;;淺談嵌入式處理器體系結(jié)構(gòu)[J];山西電子技術(shù);2007年04期

2 陶品;;嵌入式系統(tǒng)——第二講 百花齊放的嵌入式處理器[J];世界電子元器件;2006年03期

3 李超;張美琳;楊旭;徐勇軍;駱祖瑩;;安全處理器體系結(jié)構(gòu)的現(xiàn)狀與展望[J];小型微型計(jì)算機(jī)系統(tǒng);2011年10期

4 王恩東;秦濟(jì)龍;;處理器互聯(lián)體系結(jié)構(gòu)的一些特點(diǎn)分析[J];科學(xué)技術(shù)與工程;2011年30期

5 余衛(wèi)東;MMX技術(shù)[J];電腦知識(shí);1997年03期

6 Dipl.-Ing.Alexander Sch銉der;;嵌入式處理器解決車載多媒體系統(tǒng)中的設(shè)計(jì)難題[J];世界電子元器件;2007年12期

7 C.A.(Al)Dennis ,陳瑞源 ,力康;公用信號(hào)處理器的應(yīng)用和設(shè)計(jì)[J];系統(tǒng)工程與電子技術(shù);1987年06期

8 張健;奔騰Ⅱ、奔騰Ⅱ至強(qiáng)、賽揚(yáng)處理器各司其職[J];電腦技術(shù);1998年09期

9 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計(jì)技術(shù);2003年11期

10 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實(shí)現(xiàn)[J];廣州大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年04期

中國(guó)重要會(huì)議論文全文數(shù)據(jù)庫(kù) 前3條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實(shí)現(xiàn)和優(yōu)化[A];2008'中國(guó)信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國(guó)仁;于戈;;基于DOM模型的XML查詢處理器的設(shè)計(jì)與實(shí)現(xiàn)[A];第十八屆全國(guó)數(shù)據(jù)庫(kù)學(xué)術(shù)會(huì)議論文集（研究報(bào)告篇）[C];2001年

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前10條

1 ;處理器上演多核大戲[N];計(jì)算機(jī)世界;2005年

2 心元;PC“心臟”的搏擊[N];計(jì)算機(jī)世界;2004年

3 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計(jì)算機(jī)世界;2005年

4 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開(kāi)啟處理器效能時(shí)代[N];計(jì)算機(jī)世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報(bào);2004年

6 四川 王毅;變革進(jìn)行時(shí)[N];電腦報(bào);2004年

7 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計(jì)算機(jī)世界;2006年

8 本報(bào)記者 李獻(xiàn) 王皓;2002年服務(wù)器四大景觀[N];計(jì)算機(jī)世界;2003年

9 ;MontaVista Linux 2．1跨平臺(tái)[N];中國(guó)計(jì)算機(jī)報(bào);2002年

10 ;CPU技術(shù)進(jìn)步牛氣沖天[N];計(jì)算機(jī)世界;2004年

中國(guó)博士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 吳臻志;多標(biāo)準(zhǔn)高性能前向糾錯(cuò)碼處理器[D];北京理工大學(xué);2015年

2 劉曉楠;面向國(guó)產(chǎn)處理器的二進(jìn)制翻譯關(guān)鍵技術(shù)研究[D];解放軍信息工程大學(xué);2014年

3 李戰(zhàn)輝;二進(jìn)制轉(zhuǎn)譯加速方法及其在低電壓處理器中的應(yīng)用研究[D];浙江大學(xué);2016年

4 高軍;CAMPER：一種高效能處理器核體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

5 賈文濤;眾核處理器自適應(yīng)容錯(cuò)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2016年

6 魏繼增;可配置可擴(kuò)展處理器關(guān)鍵問(wèn)題研究[D];天津大學(xué);2010年

7 霍文捷;嵌入式處理器安全運(yùn)行機(jī)制的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

8 從明;類數(shù)據(jù)流驅(qū)動(dòng)的分片式處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

9 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

10 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 梁彥;可配置的眾核結(jié)構(gòu)驗(yàn)證系統(tǒng)的研究與實(shí)現(xiàn)[D];中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院);2015年

2 張艷;面向通信算法的處理器核功能部件的設(shè)計(jì)和實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

3 曹金陽(yáng);猜測(cè)并行多核體系結(jié)構(gòu)模擬環(huán)境研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

4 范孟秋;基于LISA的專用指令集處理器匯編工具鏈的研究與實(shí)現(xiàn)[D];南開(kāi)大學(xué);2015年

5 侯澤君;OpenSPARC T1處理器的存儲(chǔ)機(jī)制研究及驗(yàn)證[D];合肥工業(yè)大學(xué);2016年

6 陸秋文;基于眾核處理器的工控網(wǎng)絡(luò)入侵檢測(cè)系統(tǒng)體系架構(gòu)研究[D];北京化工大學(xué);2016年

7 李海玉;異構(gòu)處理器程序靜態(tài)劃分方法的研究與實(shí)現(xiàn)[D];東北大學(xué);2013年

8 劉瀟瀟;《第七代智能英特爾(?)處理器版本更新說(shuō)明》（節(jié)選）翻譯實(shí)踐報(bào)告[D];天津理工大學(xué);2017年

9 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

10 黃冕;X處理器存儲(chǔ)一致性模型的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

，

本文編號(hào)：1275762