隨著工藝尺寸降低,芯片規(guī)模變大,電路的復(fù)雜度變得越來越高,為了滿足芯片時(shí)序、功耗和面積的要求,迭代次數(shù)增加,設(shè)計(jì)周期延長。芯片設(shè)計(jì)的周期直接決定了其在市場上的競爭力,由于時(shí)鐘信號是數(shù)字系統(tǒng)中最為重要的部分,時(shí)鐘樹的實(shí)現(xiàn)又占據(jù)了設(shè)計(jì)周期中大量比例,所以在保證設(shè)計(jì)質(zhì)量的情況下加速芯片設(shè)計(jì)的速度尤其是加速時(shí)鐘樹實(shí)現(xiàn)的速度變得愈發(fā)重要。本文從芯片的設(shè)計(jì)流程出發(fā),提出了一種結(jié)合前端代碼在物理實(shí)現(xiàn)階段之前提前獲取時(shí)鐘信息的快速設(shè)計(jì)方案。首先,在時(shí)鐘樹實(shí)現(xiàn)之前,結(jié)合設(shè)計(jì)需求快速產(chǎn)生約束并自動綜合,并在此基礎(chǔ)上自動產(chǎn)生時(shí)鐘規(guī)格文件,時(shí)鐘結(jié)構(gòu)圖等輔助信息,同時(shí)結(jié)合輸入輸出端口之間數(shù)據(jù)流的關(guān)系自動確定合適的端口位置。其次,在時(shí)鐘綜合過程中,根據(jù)建立的自動選擇時(shí)鐘結(jié)構(gòu)模型和設(shè)計(jì)中能使用的金屬層數(shù)以及目標(biāo)單元利用率選擇合適的結(jié)構(gòu)來實(shí)現(xiàn)時(shí)鐘。最后,在時(shí)鐘樹實(shí)現(xiàn)之后,結(jié)合已經(jīng)確定好的時(shí)鐘結(jié)構(gòu),通過對時(shí)序庫和時(shí)序報(bào)告的分析能自動產(chǎn)生工具可以直接使用的修復(fù)時(shí)序違例的命令,其中利用有用偏斜原理對時(shí)鐘路徑上的修復(fù)尤為重要。通過對無流水處理器的實(shí)現(xiàn)顯示快速設(shè)計(jì)方法能自動完成物理實(shí)現(xiàn)過程中的多個步驟,比如能自動產(chǎn)生邏輯綜合約... 

【文章來源】：西安理工大學(xué)陜西省

【文章頁數(shù)】：59 頁

【學(xué)位級別】：碩士

【部分圖文】：

VLSI的后端設(shè)計(jì)流程

3Pre-CTS階段的快速設(shè)計(jì)93Pre-CTS階段的快速設(shè)計(jì)上一章對本文所涉及的后端設(shè)計(jì)流程和時(shí)鐘樹綜合原理的基本概念進(jìn)行了闡述。本章在分析數(shù)字集成電路設(shè)計(jì)過程中約束條件及數(shù)據(jù)流的基礎(chǔ)上，討論根據(jù)設(shè)計(jì)目標(biāo)的性能指標(biāo)要求，自動生成約束條件的方法。在此基礎(chǔ)上，介紹Pre-CTS階段的快速設(shè)計(jì)。Pre-CTS階段的快速設(shè)計(jì)包括實(shí)現(xiàn)Pre-CTS階段快速設(shè)計(jì)方法的理論基礎(chǔ)，快速產(chǎn)生綜合約束與自動綜合，自動產(chǎn)生時(shí)鐘信息文件以及根據(jù)數(shù)據(jù)流快速確定端口位置內(nèi)容。3.1實(shí)現(xiàn)Pre-CTS階段快速設(shè)計(jì)方法的理論基礎(chǔ)如圖3-1是在整個數(shù)字電路設(shè)計(jì)過程中，前后端的設(shè)計(jì)與實(shí)現(xiàn)需要信息交互的部分，包括需要根據(jù)前端提供的約束需求產(chǎn)生綜合約束，需要根據(jù)設(shè)計(jì)中的數(shù)據(jù)流得到數(shù)據(jù)流圖，最后產(chǎn)生擺放端口的物理約束，以及根據(jù)設(shè)計(jì)中的時(shí)鐘結(jié)構(gòu)圖產(chǎn)生時(shí)鐘綜合約束和根據(jù)前端提供的時(shí)鐘規(guī)格文件來實(shí)現(xiàn)時(shí)鐘綜合。圖3-1數(shù)字電路設(shè)計(jì)過程中前后端設(shè)計(jì)之間的信息交互Figure3-1Informationinteractionbetweenfront-endandback-enddesignandimplementationinthedesignofdigitalcircuits其中synopsys公司的綜合工具Designcompiler支持的時(shí)序約束文件是標(biāo)準(zhǔn)設(shè)計(jì)文件SDC（SynopsysDesignConstraints），標(biāo)準(zhǔn)設(shè)計(jì)文件SDC是設(shè)計(jì)中邏輯需要滿足的時(shí)序約束。其包括時(shí)鐘定義、延時(shí)定義、驅(qū)動定義和特殊路徑約束。表3-1給出了各時(shí)序約束內(nèi)容和相關(guān)命令的具體含義。其中，時(shí)鐘定義主要描述了設(shè)計(jì)中的主時(shí)鐘、分頻時(shí)鐘的周期、產(chǎn)生端口和占空比等時(shí)鐘重要信息；延時(shí)定義給出了輸入、輸出端口的延時(shí)約束；驅(qū)動定義則給出輸入輸出端口的驅(qū)動負(fù)載約束。除此之外，對于一些特殊的設(shè)計(jì)，還需要根據(jù)設(shè)計(jì)的具體情況設(shè)定多周期檢查路徑、偽路徑以及最大延遲時(shí)間和最小延遲時(shí)間等約束[21]。

3Pre-CTS階段的快速設(shè)計(jì)11才能完成時(shí)鐘樹的合理布局。針對邏輯綜合，通過對約束命令分析可知，所有命令都可以抽象為命令的類型、內(nèi)容和對象。在此，類型是指命令類型，命令內(nèi)容為各個約束可能存在的約束值。以創(chuàng)建時(shí)鐘的命令為例，周期、占空比、時(shí)鐘名等即為命令的內(nèi)容。而對象則代表來源模塊和施加模塊，創(chuàng)建時(shí)鐘約束時(shí)該時(shí)鐘的具體端口則為命令的約束對象。因此，只要能夠設(shè)置命令的約束內(nèi)容、約束對象和類型，就可以利用腳本自動生成各個命令，并在此基礎(chǔ)上完成整個的邏輯綜合過程。通過對代碼的分析，可以自動提取設(shè)計(jì)對象的數(shù)據(jù)流信息，同時(shí)根據(jù)外部輸入的端口擺放需求，即可快速得到合適的端口位置，根據(jù)這一原理可以直接產(chǎn)生擺放端口的物理約束。而時(shí)鐘樹輸入時(shí)需要的相關(guān)時(shí)鐘信息，可以通過對門級網(wǎng)表、邏輯約束或者EDA工具生成的輸出文件的分析，依據(jù)其自身特定的規(guī)律自動生成。接下來，將詳細(xì)描述約束條件、數(shù)據(jù)流信息和時(shí)鐘信息的自動獲取方法，并給出基于此的快速設(shè)計(jì)方法。圖3-2Pre-CTS階段的設(shè)計(jì)流程圖Figure3-2Pre-CTSstagedesignflowchart

【參考文獻(xiàn)】：
期刊論文
[1]智能家電有了國產(chǎn)自主高性能芯片[J].   日用電器. 2019(04)
[2]美國DARPA電子復(fù)興計(jì)劃的解讀及啟示[J]. 韓芳.  中國集成電路. 2019(Z1)
[3]Multi-Tap FlexHtree在高性能CPU設(shè)計(jì)中的應(yīng)用[J]. 彭書濤,黃薇,邊少鮮,杜廣山.  電子技術(shù)應(yīng)用. 2018(08)
[4]中國集成電路的發(fā)展現(xiàn)狀與發(fā)展建議[J]. 明小滿.  通訊世界. 2017(04)
[5]深亞微米下芯片后端物理設(shè)計(jì)方法學(xué)研究[J]. 曾宏.  中國集成電路. 2010(02)
[6]前后端協(xié)同的時(shí)鐘樹設(shè)計(jì)方法[J]. 王兵,彭瑞華,傅育熙.  計(jì)算機(jī)工程. 2008(12)

碩士論文
[1]基于柔性H樹的CPU時(shí)鐘樹分析及優(yōu)化[D]. 吳江嘯.西安電子科技大學(xué) 2018
[2]超深亞微米工藝下時(shí)鐘網(wǎng)格的研究與設(shè)計(jì)[D]. 崔茜.北京工業(yè)大學(xué) 2014



本文編號：3485503