融合負群時延功能的微波電路研究
發(fā)布時間:2021-08-03 17:56
近年來,負群時延微波電路以其獨特的負群時延特性得到了廣泛的關(guān)注與應(yīng)用。它既可應(yīng)用于天線陣列饋電網(wǎng)絡(luò)中以解決天線陣列的波束傾斜問題,又可補償電路的群時延以實現(xiàn)高線性度,還可提高前饋放大器的效率。另外,濾波器、功分器以及耦合器等微波電路在現(xiàn)代微波通信系統(tǒng)中是至關(guān)重要的。因此,本文研究融合負群時延功能的濾波器、功分器和耦合器,以減小電路尺寸和提高系統(tǒng)性能。具體完成的主要工作包括:(1)設(shè)計了一種基于有耗L型耦合枝節(jié)的負群時延電路。該電路的負群時延特性是由一條四分之一波長有耗L型枝節(jié)耦合到主傳輸線上實現(xiàn)的,其有耗L型枝節(jié)主要由一段一端開路另一端短路的四分之一波長微帶線和一個加載電阻構(gòu)成。在中心頻率處,該負群時延電路的相移為-90°,可替換傳統(tǒng)微波電路中的四分之一波長微帶線以完成負群時延電路與微波電路的功能融合設(shè)計。測試結(jié)果顯示,該負群時延電路在1.997GHz處負群時延值為-1.19ns,插入損耗為1.43dB,插入相移為90.53°,回波損耗高于15dB,具有較低的插入損耗和良好的匹配性能。(2)設(shè)計了一款融合負群時延功能的帶通濾波器。該濾波器由兩個半波長開路耦合諧振器以實現(xiàn)帶通濾波功能,并...
【文章來源】:大連海事大學(xué)遼寧省 211工程院校
【文章頁數(shù)】:86 頁
【學(xué)位級別】:碩士
【部分圖文】:
圖1.2所示[14]
?大連海事大學(xué)碩士學(xué)位論文???電路雖然比超材料和RLC諧振NGD電路的衰減孝帶寬寬、易于集成,但是電路的衰??減和帶寬性能仍然需要進一步提高。為了降低信號袞減,文獻[31]提出了采用有源放大??器作為基本耦合單元的分布式放大器電路結(jié)構(gòu)。??82mm??..■賺■??4??'?152mm?^??圖1.5環(huán)形耦合微帶線負群時延電路??Fig.?1.5?Ring-coupled?microstrip?line?negative?group?delay?circuit??de9?-?Via(GND)??y"?0402?B|?*?J??L4?"l^yf?resistor(R)邏^??port?1?mm?li?^?port?2??-?12?—?IV1??圖1.6基于有耗耦合微帶結(jié)構(gòu)的負群時延電路??Fig.?1.6?Negative?group?delay?circuit?based?on?the?loss-coupled?microstrip?structure??:二二?i????,¥?■???1?v???Ibi?4lM??圖1.7雙頻帶負群時延電路??Fig.?1.7?Dual-band?negative?group?delay?circuit??綜上,高損耗、窄帶寬是目前研究負群時延電路過程中存在的主要缺陷。為降低負??群時延電路的插損,可以采用微帶耦合結(jié)構(gòu),然而其帶寬仍然較窄,諧振器和左手材料??結(jié)構(gòu)的電路損耗大帶寬稍寬。損耗可由放人器來補償,但會造成功耗和成本的增加。其??次帶寬窄可以通過級聯(lián)工作在不同頻點的NGD電路進行拓寬,但與此同時電路尺寸會??-5?-?
圖2.1所示負群時延電路結(jié)構(gòu)在ADS中建模,仿真模型??如圖2.3所示
【參考文獻】:
博士論文
[1]終端射頻芯片關(guān)鍵技術(shù)暨負群延時電路研究[D]. 張鐵笛.電子科技大學(xué) 2017
碩士論文
[1]負群時延微波電路的研究與設(shè)計[D]. 鄧良.南京理工大學(xué) 2015
本文編號:3320071
【文章來源】:大連海事大學(xué)遼寧省 211工程院校
【文章頁數(shù)】:86 頁
【學(xué)位級別】:碩士
【部分圖文】:
圖1.2所示[14]
?大連海事大學(xué)碩士學(xué)位論文???電路雖然比超材料和RLC諧振NGD電路的衰減孝帶寬寬、易于集成,但是電路的衰??減和帶寬性能仍然需要進一步提高。為了降低信號袞減,文獻[31]提出了采用有源放大??器作為基本耦合單元的分布式放大器電路結(jié)構(gòu)。??82mm??..■賺■??4??'?152mm?^??圖1.5環(huán)形耦合微帶線負群時延電路??Fig.?1.5?Ring-coupled?microstrip?line?negative?group?delay?circuit??de9?-?Via(GND)??y"?0402?B|?*?J??L4?"l^yf?resistor(R)邏^??port?1?mm?li?^?port?2??-?12?—?IV1??圖1.6基于有耗耦合微帶結(jié)構(gòu)的負群時延電路??Fig.?1.6?Negative?group?delay?circuit?based?on?the?loss-coupled?microstrip?structure??:二二?i????,¥?■???1?v???Ibi?4lM??圖1.7雙頻帶負群時延電路??Fig.?1.7?Dual-band?negative?group?delay?circuit??綜上,高損耗、窄帶寬是目前研究負群時延電路過程中存在的主要缺陷。為降低負??群時延電路的插損,可以采用微帶耦合結(jié)構(gòu),然而其帶寬仍然較窄,諧振器和左手材料??結(jié)構(gòu)的電路損耗大帶寬稍寬。損耗可由放人器來補償,但會造成功耗和成本的增加。其??次帶寬窄可以通過級聯(lián)工作在不同頻點的NGD電路進行拓寬,但與此同時電路尺寸會??-5?-?
圖2.1所示負群時延電路結(jié)構(gòu)在ADS中建模,仿真模型??如圖2.3所示
【參考文獻】:
博士論文
[1]終端射頻芯片關(guān)鍵技術(shù)暨負群延時電路研究[D]. 張鐵笛.電子科技大學(xué) 2017
碩士論文
[1]負群時延微波電路的研究與設(shè)計[D]. 鄧良.南京理工大學(xué) 2015
本文編號:3320071
本文鏈接:http://sikaile.net/shoufeilunwen/xixikjs/3320071.html
最近更新
教材專著