在SoC（Systemon Chip）芯片設(shè)計(jì)過(guò)程中,通常會(huì)包含很多第三方IP核,并需要利用從前端到后端的各種EDA工具進(jìn)行設(shè)計(jì),在使用的第三方IP核或設(shè)計(jì)工具中都可能被植入硬件木馬,給芯片帶來(lái)安全隱患。因此,近年來(lái)硬件木馬的設(shè)計(jì)技術(shù)與檢測(cè)技術(shù)受到高度關(guān)注。由于SoC芯片越來(lái)越復(fù)雜,通用的硬件木馬設(shè)計(jì)方法已經(jīng)逐漸不能適用,因而針對(duì)SoC的硬件木馬設(shè)計(jì)與檢測(cè)需要以特定類(lèi)型的SoC硬件載體為基礎(chǔ)進(jìn)行研究,且不同類(lèi)型的SoC載體電路具有不相同的電路特征及其潛在的漏洞,其特定的潛在漏洞需要進(jìn)行專門(mén)研究,因此針對(duì)特定SoC載體電路的硬件木馬設(shè)計(jì)進(jìn)行研究具有重要意義。本文對(duì)基于神經(jīng)網(wǎng)絡(luò)的SoC硬件載體系統(tǒng)及其硬件木馬進(jìn)行研究。SoC硬件載體系統(tǒng)主要應(yīng)用于室內(nèi)場(chǎng)景分類(lèi),用于輔助盲人室內(nèi)導(dǎo)航,其能夠有效地幫助盲人進(jìn)行日常活動(dòng)。為了使卷積神經(jīng)網(wǎng)絡(luò)（CNN）適合于嵌入式SoC平臺(tái),論文首先對(duì)Alexnet模型進(jìn)行了改進(jìn):把其中較大的卷積核改為較小的卷積核;全連接層改為參數(shù)量較小卷積層。改進(jìn)的網(wǎng)絡(luò)模型的參數(shù)量與計(jì)算量顯著減小能夠適應(yīng)于嵌入式SoC。在本文設(shè)計(jì)的SoC系統(tǒng)中,軟件處理器部分進(jìn)行部分圖像預(yù)處理以... 

【文章來(lái)源】：西安理工大學(xué)陜西省

【文章頁(yè)數(shù)】：65 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

MicroBlaze硬件結(jié)構(gòu)

圖2-1是硬件木馬的基本硬件結(jié)構(gòu),硬件木馬先對(duì)正常電路輸入進(jìn)行采集,在滿足特定條件下對(duì)輸出進(jìn)行控制從而產(chǎn)生破壞作用。硬件木馬的結(jié)構(gòu)中一般包括觸發(fā)單元和負(fù)載單元。觸發(fā)部分一般是由外部或者內(nèi)部一些信號(hào)組成,在觸發(fā)信號(hào)達(dá)到木馬的閾值時(shí)激活硬件木馬負(fù)載單元。觸發(fā)部分需要把一些分散的微弱的信號(hào)集合用來(lái)生成負(fù)載部分的輸入信號(hào),這些信號(hào)的特征將會(huì)極大地影響硬件木馬的可控性,因而硬件木馬的觸發(fā)設(shè)計(jì)是木馬設(shè)計(jì)的關(guān)鍵一步。負(fù)載電路的設(shè)計(jì)種類(lèi)繁多,可以是簡(jiǎn)單地關(guān)閉某些信號(hào)線,或者是對(duì)一些重要信息進(jìn)行篡改或者截取密匙,這些操作最終都會(huì)對(duì)用戶造成一定程度的問(wèn)題。2.1.2 硬件木馬分類(lèi)

近年來(lái)硬件木馬的設(shè)計(jì)、檢測(cè)與防御的相關(guān)技術(shù)逐漸地發(fā)展起來(lái)[25]。然而硬件木馬目前還并沒(méi)有形成體系化的研究,對(duì)硬件木馬的概念分類(lèi)并沒(méi)有統(tǒng)一的認(rèn)識(shí)。對(duì)于特定的系統(tǒng)來(lái)說(shuō),一般硬件木馬都會(huì)選擇系統(tǒng)中最薄弱的部分進(jìn)行硬件木馬的植入�？偩�與存儲(chǔ)是SoC中通用的組件,其承載著系統(tǒng)中核心數(shù)據(jù)的通信,因此總線與存儲(chǔ)是木馬植入設(shè)計(jì)的重要部分。圖2-2展示了SoC硬件木馬的分類(lèi)。SoC硬件木馬依據(jù)觸發(fā)電路功能可以分為分散型觸發(fā)電路與狀態(tài)機(jī)觸發(fā)電路:


本文編號(hào)：2969723