集成電路測試系統(tǒng)是對集成電路工作性能、電氣參數(shù)測試的工具。最常用的使用方法是:集成電路測試系統(tǒng)讀取測試向量,對被測芯片引腳施加輸入激勵,測試被測芯片的引腳輸出響應(yīng),比較輸出響應(yīng)與預(yù)期響應(yīng)來判斷被測芯片是否達標(biāo)。在進行集成電路測試的過程中,由于硬件無法實現(xiàn)理論上的無限大存儲量,在某一時刻只能存儲一部分的測試向量信息,因此需要一個機制及時的更換硬件內(nèi)存信息。針對上述問題,本文設(shè)計了調(diào)度模塊,確保硬件在合適的時侯更換內(nèi)存,在測試時隨時都能找到測試向量信息。調(diào)度模塊在集成電路軟件系統(tǒng)中有著承上啟下的作用。本文對集成電路測試向量的調(diào)度與優(yōu)化進行了以下研究:(1)從需求出發(fā)設(shè)計并實現(xiàn)了調(diào)度模塊。調(diào)度模塊實現(xiàn)了對測試向量的調(diào)度,確保了測試過程中硬件能夠隨時找到測試向量的真實信息,同時能夠減少硬件內(nèi)存的替換次數(shù),縮短了測試時間,提高了測試效率。(2)設(shè)計了調(diào)度算法。調(diào)度過程需要一個調(diào)度算法來處理測試向量集,通過比較分析發(fā)現(xiàn),調(diào)度機制與高速緩沖存儲器Cache的最優(yōu)頁面替換算法OPT十分相似,因此本文以最優(yōu)替換算法為基礎(chǔ),對其進行了優(yōu)化改進,設(shè)計了適合本項目使用的調(diào)度算法。(3)由于測試向量中向量操作碼... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：69 頁

【學(xué)位級別】：碩士

【部分圖文】：

接觸測試原理圖

功能測試是數(shù)字集成電路測試的主要部分。它模擬了被測設(shè)備的實際工作狀態(tài),并編寫了一系列測試向量來測試被測設(shè)備的工作狀態(tài)。每個測試向量指定被測設(shè)備的輸入引腳的輸入數(shù)字狀態(tài)和輸出引腳的預(yù)期輸出狀態(tài)。在測試過程中,測試機以設(shè)置的速率執(zhí)行測試向量,并將采集的輸出引腳的實際輸出狀態(tài)與向量中的預(yù)期輸出狀態(tài)進行比較,以確定被測設(shè)備的電路功能是否正常。數(shù)字集成電路功能測試的原理圖如圖2-2所示:功能測試的測試過程如下:測試向量集中提供被測器件在每一個向量周期中引腳的輸入狀態(tài)和期望狀態(tài),向量格式化編碼單元收到被測器件引腳輸入狀態(tài)中的邏輯值,并結(jié)合測試人員設(shè)定的時序參數(shù)和波形格式,生成時序波形發(fā)送給測試通道,測試通道根據(jù)該通道內(nèi)設(shè)定的電壓、電流等電氣參數(shù),將輸入時序波形的幅度進行增大或減小,驅(qū)動與測試通道連接的被測器件輸入引腳。同一個向量測試周期中,被測器件輸出引腳輸出的邏輯電平被測試通道采集,并與測試通道內(nèi)設(shè)定的比較高低電平值比較,將采集的電平值轉(zhuǎn)換為邏輯值發(fā)送給輸出結(jié)果比較單元。輸出結(jié)果比較單元獲取同一向量測試周期內(nèi)測試向量中的期望狀態(tài),與測試通道采集的邏輯狀態(tài)作對比。如果邏輯狀態(tài)相同,則進行下一條測試向量的測試;如果不同,則將該測試通道的期望狀態(tài)和采樣狀態(tài)作為歷史記錄保存。測試向量集全部執(zhí)行后,如果測試向量全部通過測試,則被測芯片功能測試合格,如果存在測試向量未通過測試,則被測芯片功能測試不合格,可通過歷史記錄查找原因。

作為集成電路性能的主要工具,現(xiàn)在主要使用的集成電路自動化測試系統(tǒng)是由自動化測試設(shè)備,測試軟件平臺,測試環(huán)境三部分組成的[13]。如圖2-3所示。集成電路測試系統(tǒng)可以簡單地視為測試軟件和測試設(shè)備的組合。測試過程可以看作是運行由測試軟件在硬件測試儀器上編寫和編譯測試文件,并將運行結(jié)果與預(yù)期結(jié)果進行比較的過程。圖中所示的集成電路測試系統(tǒng)的硬件是一個測試儀,由測試控制終端(主控計算機),測試機(測試模塊)和設(shè)備接口板組成。如圖2-4所示:

【參考文獻】：
期刊論文
[1]集成電路測試原理和向量生成方法分析[J]. 宋尚升.  現(xiàn)代電子技術(shù). 2014(06)
[2]基于替換概率的閃存數(shù)據(jù)庫緩沖區(qū)替換算法[J]. 林子雨,賴明星,鄒權(quán),薛永生,楊思穎.  計算機學(xué)報. 2013(08)
[3]我國集成電路測試技術(shù)現(xiàn)狀及發(fā)展策略[J]. 俞建峰,陳翔,楊雪瑛.  中國測試. 2009(03)
[4]VLSI超大規(guī)模集成電路測試和驗證的發(fā)展趨勢[J]. 賈建革,段新安,李詠雪.  中國測試技術(shù). 2005(06)

博士論文
[1]提高多核處理器片上Cache利用率的關(guān)鍵技術(shù)研究[D]. 孫蓀.中國科學(xué)技術(shù)大學(xué) 2015
[2]微網(wǎng)調(diào)度優(yōu)化模型與方法研究[D]. 洪博文.天津大學(xué) 2014
[3]云計算任務(wù)調(diào)度策略研究[D]. 鄧見光.華南理工大學(xué) 2014
[4]末級高速緩存性能優(yōu)化關(guān)鍵技術(shù)研究[D]. 黃濤.北京大學(xué) 2013
[5]并行磁盤系統(tǒng)的預(yù)取及緩存技術(shù)研究[D]. 史曉東.華中科技大學(xué) 2012

碩士論文
[1]集成電路測試系統(tǒng)顯控軟件設(shè)計與實現(xiàn)[D]. 劉歡.電子科技大學(xué) 2019
[2]數(shù)字集成電路測試系統(tǒng)驅(qū)動程序的設(shè)計及實現(xiàn)[D]. 方田.電子科技大學(xué) 2019
[3]集成電路測試系統(tǒng)碼型文件解析軟件設(shè)計[D]. 張菁奕.電子科技大學(xué) 2018
[4]異構(gòu)多核下Cache替換算法的性能優(yōu)化研究[D]. 范清文.北京工業(yè)大學(xué) 2017
[5]混合存儲架構(gòu)的自適應(yīng)頁面管理算法研究[D]. 孫志文.山東大學(xué) 2016
[6]混合集成電路測試硬件電路測試板的設(shè)計[D]. 汪天偉.電子科技大學(xué) 2013
[7]混合集成電路自動測試系統(tǒng)研究與設(shè)計[D]. 張憲起.南京理工大學(xué) 2013
[8]混合集成電路測試系統(tǒng)上位機軟件設(shè)計[D]. 朱龍飛.電子科技大學(xué) 2013
[9]數(shù)字集成電路測試矢量輸入方法研究和軟件實現(xiàn)[D]. 竇艷杰.電子科技大學(xué) 2012
[10]數(shù)字集成電路設(shè)計方法的研究[D]. 孔德立.西安電子科技大學(xué) 2012



本文編號：2916907