加法運(yùn)算是算術(shù)邏輯運(yùn)算單元(ALU)中最基本的運(yùn)算,加法器電路是CPU中重要運(yùn)算電路。它的速度、面積和功耗的優(yōu)化對(duì)改進(jìn)高性能集成電路起著非常重要的作用。如何在改進(jìn)工藝的同時(shí),使得加法器的性能得到提升,也是設(shè)計(jì)人員一直在攻克的難題。加法器主要在高性能處理器中執(zhí)行算術(shù)功能,并經(jīng)常用于電路的關(guān)鍵路徑。在高速電路設(shè)計(jì)中,標(biāo)準(zhǔn)單元通常不能滿足某些特定設(shè)計(jì)的要求。而全定制的設(shè)計(jì)方法,設(shè)計(jì)周期長(zhǎng)、成本高。因此,在設(shè)計(jì)中采用半定制和單元全定制結(jié)合的方法來滿足設(shè)計(jì)要求,很大程度提高了設(shè)計(jì)效率。本文從算法級(jí)別、結(jié)構(gòu)級(jí)別、電路級(jí)別和布局級(jí)別深入研究加法器。首先從電路結(jié)構(gòu)入手,比較了傳統(tǒng)加法器的結(jié)構(gòu),進(jìn)而對(duì)超前進(jìn)位加法器的電路結(jié)構(gòu)進(jìn)行研究比較。在研究超前進(jìn)位加法器的電路結(jié)構(gòu)時(shí),分別對(duì)Kogge-Stone、Brent-Kung、Sklansky以及改進(jìn)的一些算法結(jié)構(gòu)進(jìn)行比較,最終選擇了面積較小、速度較快的基于Kogge-Stone算法的樹形加法器結(jié)構(gòu)。同時(shí),電路采用層次化設(shè)計(jì),進(jìn)位產(chǎn)生、進(jìn)位傳播、點(diǎn)操作以及求和等電路均采用動(dòng)態(tài)電路。為了克服動(dòng)態(tài)電路中電荷泄露的問題,在每個(gè)節(jié)點(diǎn)處設(shè)計(jì)了電荷保持器。電路級(jí)聯(lián)方面采用多米諾邏輯,既隔離了內(nèi)部和外部的電容,同時(shí)也增強(qiáng)了電路的穩(wěn)定性,防止漏電的發(fā)生。在時(shí)鐘設(shè)計(jì)方面,為了和算法相結(jié)合,時(shí)鐘采取自定時(shí)時(shí)鐘,既有效提升了時(shí)鐘利用率,同時(shí)也使得32位高速加法器發(fā)揮最大性能。電路設(shè)計(jì)完成后,使用Cadence的仿真工具對(duì)電路驗(yàn)證。版圖設(shè)計(jì)中,比較了全定制與半定制的特點(diǎn),并從面積、速度、以及時(shí)間進(jìn)度等方面進(jìn)行了比較。最終結(jié)合半定制和全定制的優(yōu)點(diǎn),利用定制單元進(jìn)行自動(dòng)布局布線。手工繪制單元版圖,整個(gè)加法器則利用INNOVUS工具實(shí)現(xiàn)布局布線生成GDSII,導(dǎo)入到Cadence工具中,進(jìn)行DRC和LVS的對(duì)比驗(yàn)證。這種半定位的方式雖然使得最終設(shè)計(jì)的面積有了一定的增加,但極大提高了設(shè)計(jì)效率。本文基于TSMC0.18um工藝,用Cadence仿真工具對(duì)電路進(jìn)行時(shí)序仿真驗(yàn)證。在1.8V電壓的條件下,負(fù)載設(shè)為50fF的條件下,延時(shí)為1.576ns。
【學(xué)位單位】：山東大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2020
【中圖分類】：TP332;TN40
【部分圖文】：

?山東大學(xué)碩士學(xué)位論文???（１５?１４?１３?１２?１１?１０?９?８?７?６?５?４?３?２?１?０?）??（ｌ５：０?１４：０?１３：０?１２：０?１１：０?１０：０?９：０?８：０?７：０?６：０?５：０?４：０?３：０?２：０?１：０?０：〇）??圖２－９?１６位對(duì)數(shù)超前進(jìn)位加法器原理圖??Ｋｏｇｇｅ－Ｓｔｏｎｅ樹是理論上最快的樹形結(jié)構(gòu)。其主要特點(diǎn)是對(duì)于Ｗ位的加法運(yùn)算，??只需要ｌ〇ｇ２?Ａ／步就可以計(jì)算出在位置Ｗ?－?ｌ（ｉ?＝?１，２，３…）上的進(jìn)位產(chǎn)生和進(jìn)位傳播??信號(hào)［２４］。它的互連結(jié)構(gòu)比較規(guī)則，利于實(shí)現(xiàn)。Ｋｏｇｇｅ－Ｓｔｏｎｅ樹各級(jí)的扇出，尤其是??一些關(guān)鍵路徑上的扇出，基本為常數(shù)，達(dá)到了優(yōu)化的目的。由于扇出較小，所以晶??體管的尺寸可以較小，從而可以減小版圖的面積。但由于Ｖ－１以外的進(jìn)位信號(hào)，??需要復(fù)制進(jìn)位樹結(jié)構(gòu)，所有的運(yùn)算結(jié)點(diǎn)為ＡＨｏｇ２／Ｖ?－?Ａ／?＋?１，使得互連線增多，版圖??實(shí)現(xiàn)上有一定的困難。??２．２．２?Ｂｒｃｎｔ－Ｋｕｎｇ?樹??Ｋｏｇｇｅ－Ｓｔｏｎｅ樹的結(jié)構(gòu)較為規(guī)則，運(yùn)算結(jié)點(diǎn)較多，導(dǎo)致功耗大。Ｂｒｅｎｔ－Ｋｉｍｇ的??結(jié)構(gòu)是用另一種遞歸的方法組織樹結(jié)構(gòu)，從而使得結(jié)點(diǎn)數(shù)量減少。２＂－１處的進(jìn)位??信號(hào)滿足式（２－１８）：??（〇），０，?０）?＝??〇）?＝?（。１＜?戶１）?＿?（Ｇ〇＜?戶０）?？?（Ｃｉ，〇，?〇）??（Ｃ〇，３＞?〇）?＝?（６３：２，尸３：２）?．?（Ｇｌ：０＜?戶１：０）?？?（Ｃｉ，０＜?〇）?（２－］８）??（Ｃ〇，７，?〇）?＝?（Ｇ７：４，Ｐ７：４）?？?（Ｇ３：０，Ｐ３：０）?■?（Ｃｉ，〇，?０）??Ｂｒｅｎｔ－Ｋｕｎｇ加法

ｒｅｎｔ－Ｋｕｎｇ加法器對(duì)于位數(shù)較大（大于３２位）并且追求速度的處理器并??不適用，對(duì)速度要求不高，想要節(jié)省面積的設(shè)計(jì)可以考慮這種電路結(jié)構(gòu)。??（１５?１４?１３?１２?１１?１０?９?８?７?６?５?４?３?２?１?０?）??—Ｔ一?．，一?一－，??，卜一＇??Ｉ?Ｉ?１?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?１?Ｉ?１?Ｉ?１?Ｉ?１?１??（ｌ５：０?１４：０?１３：０?１２：０?１１：０?１０：０?９：０?８：０?７：０?６：０?５：０?４：０?３：０?２：０?１：０?０：〇）??圖２－１０?１６位Ｂｒｅｎｔ－Ｋｕｎｇ樹結(jié)構(gòu)。淺灰色表示反向二進(jìn)制樹??２．２．３?Ｓｋｌａｎｓｋｙ?樹??Ｓｋｌａｎｓｋｙ樹邏輯級(jí)數(shù)為ｌｏｇ２?／Ｖ?，同Ｋｏｇｇｅ－Ｓｔｏｎｅ樹一樣，運(yùn)算結(jié)點(diǎn)為??〇Ｖｌｏｇ２Ａ〇／２，為Ｋｏｇｇｅ－Ｓｔｏｎｅ樹的６０％。而這一結(jié)構(gòu)的主要問題是其扇出會(huì)隨著??位數(shù)的增多而線性增多。從圖２－１１［３］中也可以看出，當(dāng)／Ｖ＝１６時(shí)，其最大扇出為８，??同樣可以推算出，當(dāng)ｉＶ＝３２時(shí)，最大扇出會(huì)達(dá)到１６。這樣的扇出不僅對(duì)速度有較大??的影響，電路結(jié)構(gòu)也會(huì)變得相當(dāng)復(fù)雜，同時(shí)關(guān)鍵路徑的尺寸優(yōu)化變得非常困難，因??此在進(jìn)行位數(shù)較多的運(yùn)算時(shí)不考慮這種結(jié)構(gòu)。??（１５?１４?１３?１２?１１?１０?９?８?７?６?５?４?３?２?１?〇）??＇ＨＨ?ＨＨ?ＨＨ??ｒ￣ｒ?ｒ？￣??ｒｍ￣，?ｒｍ￣??ｒｒｒｒ７￣ｒＴＴ￣??（１５：０?１４：０１３：０?１２：０?１１：０?１０：０?９：０?８：０?７：０?６：０?５：０?４：０?３：０?２：０?１：０?０：＾）??圖２－１１?１６位

ｒｅｎｔ－Ｋｕｎｇ加法器對(duì)于位數(shù)較大（大于３２位）并且追求速度的處理器并??不適用，對(duì)速度要求不高，想要節(jié)省面積的設(shè)計(jì)可以考慮這種電路結(jié)構(gòu)。??（１５?１４?１３?１２?１１?１０?９?８?７?６?５?４?３?２?１?０?）??—Ｔ一?．，一?一－，??，卜一＇??Ｉ?Ｉ?１?Ｉ?Ｉ?Ｉ?Ｉ?Ｉ?１?Ｉ?１?Ｉ?１?Ｉ?１?１??（ｌ５：０?１４：０?１３：０?１２：０?１１：０?１０：０?９：０?８：０?７：０?６：０?５：０?４：０?３：０?２：０?１：０?０：〇）??圖２－１０?１６位Ｂｒｅｎｔ－Ｋｕｎｇ樹結(jié)構(gòu)。淺灰色表示反向二進(jìn)制樹??２．２．３?Ｓｋｌａｎｓｋｙ?樹??Ｓｋｌａｎｓｋｙ樹邏輯級(jí)數(shù)為ｌｏｇ２?／Ｖ?，同Ｋｏｇｇｅ－Ｓｔｏｎｅ樹一樣，運(yùn)算結(jié)點(diǎn)為??〇Ｖｌｏｇ２Ａ〇／２，為Ｋｏｇｇｅ－Ｓｔｏｎｅ樹的６０％。而這一結(jié)構(gòu)的主要問題是其扇出會(huì)隨著??位數(shù)的增多而線性增多。從圖２－１１［３］中也可以看出，當(dāng)／Ｖ＝１６時(shí)，其最大扇出為８，??同樣可以推算出，當(dāng)ｉＶ＝３２時(shí)，最大扇出會(huì)達(dá)到１６。這樣的扇出不僅對(duì)速度有較大??的影響，電路結(jié)構(gòu)也會(huì)變得相當(dāng)復(fù)雜，同時(shí)關(guān)鍵路徑的尺寸優(yōu)化變得非常困難，因??此在進(jìn)行位數(shù)較多的運(yùn)算時(shí)不考慮這種結(jié)構(gòu)。??（１５?１４?１３?１２?１１?１０?９?８?７?６?５?４?３?２?１?〇）??＇ＨＨ?ＨＨ?ＨＨ??ｒ￣ｒ?ｒ？￣??ｒｍ￣，?ｒｍ￣??ｒｒｒｒ７￣ｒＴＴ￣??（１５：０?１４：０１３：０?１２：０?１１：０?１０：０?９：０?８：０?７：０?６：０?５：０?４：０?３：０?２：０?１：０?０：＾）??圖２－１１?１６位
【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 羅銀芳;宋成久;;預(yù)處理進(jìn)位選擇加法器[J];電子計(jì)算機(jī)動(dòng)態(tài);1980年12期

2 白首華;胡天彤;;基于邏輯結(jié)構(gòu)的超前進(jìn)位加法器的設(shè)計(jì)[J];山西電子技術(shù);2012年04期

3 馬鴻;李振偉;彭思龍;;數(shù)字信號(hào)處理器中高性能可重構(gòu)加法器設(shè)計(jì)[J];計(jì)算機(jī)工程;2009年12期

4 吳訓(xùn)威，金甌;雙進(jìn)位五輸入加法器及其應(yīng)用[J];電子學(xué)報(bào);1994年11期

5 葉浩然;;通用加法器的邏輯實(shí)現(xiàn)與分析[J];電子世界;2018年01期

6 周前能;張美佳;翟鵬鵬;;一種CMOS模擬加法器的設(shè)計(jì)[J];數(shù)字技術(shù)與應(yīng)用;2014年10期

7 詹文法,馬俊,謝瑩,黃玉;多位快速加法器的設(shè)計(jì)[J];合肥工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年10期

8 W.W.彼得遜;莫莎;;關(guān)于加法器的校驗(yàn)[J];電子計(jì)算機(jī)動(dòng)態(tài);1961年04期

9 王仁平;何明華;陳傳東;戴惠明;黃揚(yáng)國(guó);;64位超前進(jìn)位對(duì)數(shù)加法器的設(shè)計(jì)與優(yōu)化[J];半導(dǎo)體技術(shù);2010年11期

10 李明;曹家麟;冉峰;馬世偉;;基于流水線的自檢測(cè)進(jìn)位相關(guān)和加法器設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2006年04期

相關(guān)博士學(xué)位論文 前6條

1 李妍;基于信號(hào)處理系統(tǒng)統(tǒng)計(jì)特性的高可靠低功耗電路設(shè)計(jì)技術(shù)研究[D];電子科技大學(xué);2017年

2 馬上;基于余數(shù)系統(tǒng)的數(shù)字信號(hào)處理VLSI實(shí)現(xiàn)關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2009年

3 王侃文;領(lǐng)域?qū)Ｓ每芍貥?gòu)計(jì)算結(jié)構(gòu)研究[D];復(fù)旦大學(xué);2011年

4 Abdul Rehman Buzdar;基于混合硬件/軟件的以加速器為中心的異構(gòu)架構(gòu)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2017年

5 劉峰;浮點(diǎn)乘加中混合算術(shù)加法可信性增強(qiáng)關(guān)鍵技術(shù)的研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

6 孫海平;計(jì)算機(jī)算術(shù)中若干前綴計(jì)算問題的研究[D];合肥工業(yè)大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 王志南;基于0.18um的加法器芯片研究與設(shè)計(jì)[D];山東大學(xué);2020年

2 梁志棟;基于FPGA的高性能長(zhǎng)加法器設(shè)計(jì)研究[D];電子科技大學(xué);2020年

3 徐麗;32位高速加法器設(shè)計(jì)[D];沈陽工業(yè)大學(xué);2009年

4 范小飛;64位1.47GHz高性能整數(shù)加法器的研究與設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

5 王大宇;高性能浮點(diǎn)加法器的研究與設(shè)計(jì)[D];南京航空航天大學(xué);2012年

6 程偉;低功耗混合邏輯電路設(shè)計(jì)[D];寧波大學(xué);2015年

7 劉泰興;一種高速加法器—前置進(jìn)位加法器研究與設(shè)計(jì)[D];西南交通大學(xué);2015年

8 李星;1GHz 64位高性能浮點(diǎn)加法器的設(shè)計(jì)及優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

9 岳旸;余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計(jì)[D];電子科技大學(xué);2009年

10 李泉龍;基于Kogge-Stone算法與多米諾邏輯的64位高性能加法電路設(shè)計(jì)[D];西南交通大學(xué);2016年

本文編號(hào)：2892191