發(fā)布時(shí)間：2022-09-29 12:14

　　隨著集成電路制造工藝持續(xù)進(jìn)步,對(duì)數(shù)據(jù)傳輸速率的要求大幅提高。串行技術(shù)在對(duì)比并行傳輸上有著抗干擾能力強(qiáng),速率高,且成本低等優(yōu)點(diǎn),工業(yè)控制、汽車(chē)或是航天航空領(lǐng)域下大多采用串行傳輸。但串行鏈路在高傳輸速率下,會(huì)由于信道的衰減、串?dāng)_以及反射等信號(hào)完整性問(wèn)題而在產(chǎn)生信道損耗。通過(guò)對(duì)國(guó)內(nèi)外航空領(lǐng)域與工業(yè)領(lǐng)域的調(diào)研可知,FAA、EASA等發(fā)布的相關(guān)文件中要求在電路設(shè)計(jì)層面改善其所帶來(lái)的問(wèn)題,工業(yè)領(lǐng)域?qū)π盘?hào)完整性的研究更是越來(lái)越重視,所以補(bǔ)償信道中的由于信號(hào)完整性問(wèn)題帶來(lái)的損耗越來(lái)越重要。本文對(duì)高速串行鏈路中的信號(hào)完整性問(wèn)題進(jìn)行建模分析。接著,對(duì)高增益均衡器進(jìn)行了研究,提出了加入共源共柵型結(jié)構(gòu)構(gòu)成雙零點(diǎn)補(bǔ)償?shù)姆椒?以及研究了自適應(yīng)環(huán)路的設(shè)計(jì)。文中使用的工藝為T(mén)SMC 130nm CMOS工藝,設(shè)計(jì)了最高速率為6.25Gb/s,應(yīng)用于接收端的高速自適應(yīng)均衡器。整個(gè)電路主要包含三個(gè)部分:均衡器部分,自適應(yīng)環(huán)路部分與輸出緩沖部分。最后經(jīng)過(guò)觀察輸出點(diǎn)的眼圖可知,6.25Gb/s的偽隨機(jī)信號(hào)通過(guò)信道后,信號(hào)的質(zhì)量損耗得十分嚴(yán)重,眼圖睜開(kāi)度幾乎為0,已基本閉合。所設(shè)計(jì)的均衡器經(jīng)級(jí)聯(lián)仿真可得,本文設(shè)計(jì)的自適應(yīng)均衡器... 

【文章頁(yè)數(shù)】：95 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

第一代分布式時(shí)鐘的通訊系統(tǒng)

為源同步時(shí)鐘

高速串行鏈路傳輸系統(tǒng)[1]

【參考文獻(xiàn)】：
期刊論文
[1]采用0.18μm CMOS工藝的高速模擬自適應(yīng)判決反饋均衡器[J]. 展永政,胡慶生.  浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2019(12)
[2]一款基于碼型檢測(cè)SS-LMS算法的自適應(yīng)均衡接收器[J]. 馮琪琛,俞劍,徐烈偉,陳更生.  復(fù)旦學(xué)報(bào)(自然科學(xué)版). 2019(04)
[3]高速PCB信號(hào)完整性分析及硬件系統(tǒng)設(shè)計(jì)中的應(yīng)用分析[J]. 伍穎,鄧孟輝,匡代璋,唐毓豪.  中國(guó)新通信. 2018(05)
[4]一種新型6.25Gb/s CTLE均衡器的設(shè)計(jì)[J]. 蘇鵬洲,黃魯,方毅,張步青.  微電子學(xué). 2016(02)
[5]一種適用于高速接口電路的新型均衡電路[J]. 周振宇,王憶文.  微電子學(xué)與計(jì)算機(jī). 2013(03)
[6]使用示波器實(shí)現(xiàn)均衡[J]. 孫燈亮.  電子質(zhì)量. 2010(02)
[7]基于傳輸線模型的高阻表面反射相位分析[J]. 李有權(quán),付云起,張輝,袁乃昌.  物理學(xué)報(bào). 2009(06)
[8]高頻放大器中幾種擴(kuò)展帶寬技術(shù)的研究[J]. 江浩.  科技信息(科學(xué)教研). 2007(34)

博士論文
[1]基于納米工藝的高速自適應(yīng)均衡技術(shù)的研究與實(shí)現(xiàn)[D]. 張明科.東南大學(xué) 2015
[2]CMOS高速串行數(shù)據(jù)接收器的研究和設(shè)計(jì)[D]. 黃林.復(fù)旦大學(xué) 2005

碩士論文
[1]CMOS密勒補(bǔ)償跨導(dǎo)放大器的分析與設(shè)計(jì)[D]. 高瑜宏.中北大學(xué) 2018
[2]10Gbps跨背板高速串行鏈路信號(hào)完整性研究[D]. 鄭元元.上海交通大學(xué) 2017
[3]基于40nm的10Gbps低功耗自適應(yīng)均衡器的研究與設(shè)計(jì)[D]. 李雙雨.國(guó)防科學(xué)技術(shù)大學(xué) 2016
[4]0.18μm CMOS 6.25Gb/s模擬自適應(yīng)均衡器的研究與設(shè)計(jì)[D]. 趙宗良.南京郵電大學(xué) 2014
[5]10Gbps SerDes中的高速接口設(shè)計(jì)[D]. 黃燦燦.電子科技大學(xué) 2014
[6]信號(hào)完整性對(duì)雷達(dá)對(duì)抗系統(tǒng)的影響[D]. 王雪茹.西安電子科技大學(xué) 2014
[7]基于多核DSP的雙通道圖像彩色融合系統(tǒng)[D]. 鄧潺.中國(guó)科學(xué)院研究生院（西安光學(xué)精密機(jī)械研究所） 2013
[8]光纖接入網(wǎng)中CMOS單片集成光接收芯片的研制[D]. 陳偉.廈門(mén)大學(xué) 2009
[9]高速LVDS收發(fā)器的研究與設(shè)計(jì)[D]. 謝詹奇.上海交通大學(xué) 2008



本文編號(hào)：3682571