隨著集成電路產(chǎn)業(yè)的競爭日益激烈,芯片研發(fā)的重點(diǎn)已不僅局限于設(shè)計(jì)階段,驗(yàn)證也逐漸變成影響項(xiàng)目開發(fā)的關(guān)鍵因素。相比于軟件仿真等傳統(tǒng)驗(yàn)證方法,基于多FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)的原型驗(yàn)證技術(shù)憑借其可反復(fù)擦除、可真實(shí)的模擬設(shè)計(jì)中的硬件行為等優(yōu)勢受到驗(yàn)證團(tuán)隊(duì)越來越多的重視。本文正是基于多FPGA的驗(yàn)證思想,以一款LTE(Long Term Evolution,長期演進(jìn))基帶芯片的原型驗(yàn)證為例展開論述,從FPGA板間互連接口設(shè)計(jì)、FPGA板間數(shù)據(jù)傳輸設(shè)計(jì)、時(shí)鐘管理以及原型系統(tǒng)的搭建與測試等方面對(duì)基于多FPGA的邏輯劃分方法進(jìn)行了研究與實(shí)現(xiàn)。首先,針對(duì)原型驗(yàn)證系統(tǒng)邏輯劃分的必要性進(jìn)行了論證,并闡述系統(tǒng)劃分帶來的關(guān)鍵挑戰(zhàn):FPGA板間互連接口資源有限,數(shù)據(jù)在FPGA板間傳輸發(fā)生錯(cuò)誤,每個(gè)FPGA時(shí)鐘需要同步。在FPGA板間互連接口模塊的設(shè)計(jì)方面,本文了提出一種新的結(jié)構(gòu),通過在原有功能模塊的基礎(chǔ)上加入并串轉(zhuǎn)換模塊和串并轉(zhuǎn)換模塊,再利用BR(Ring Bus,環(huán)形總線)以及調(diào)整串并信號(hào)頻率等方法,使得所需的FPGA板間互連接口數(shù)目減少為原來的1/...

【文章頁數(shù)】：93 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語對(duì)照表
第一章 緒論
    1.1 研究背景
        1.1.1 論文研究背景
        1.1.2 集成電路驗(yàn)證的發(fā)展
        1.1.3 LTE簡介
    1.2 研究現(xiàn)狀
    1.3 研究內(nèi)容
        1.3.1 論文研究目的和方法
        1.3.2 論文研究貢獻(xiàn)
        1.3.3 論文組織結(jié)構(gòu)
第二章 多FPGA原型驗(yàn)證與AHB總線
    2.1 FPGA原型驗(yàn)證
        2.1.1 FPGA基本原理
        2.1.2 FPGA原型驗(yàn)證流程
        2.1.3 FPGA型號(hào)選擇
    2.2 多FPGA原型驗(yàn)證
        2.2.1 多FPGA原型驗(yàn)證目的
        2.2.2 多FPGA原型驗(yàn)證面臨的挑戰(zhàn)
    2.3 AHB總線協(xié)議
    2.4 本章小結(jié)
第三章 多FPGA原型驗(yàn)證系統(tǒng)接口設(shè)計(jì)
    3.1 MultilayerAHB
        3.1.1 MultilayerAHB結(jié)構(gòu)和原理
        3.1.2 MultilayerAHB實(shí)現(xiàn)
    3.2 環(huán)形總線
    3.3 接口模塊設(shè)計(jì)整體結(jié)構(gòu)
    3.4 串并轉(zhuǎn)換模塊
    3.5 本章小結(jié)
第四章 數(shù)據(jù)傳輸與時(shí)鐘管理
    4.1 數(shù)據(jù)傳輸
        4.1.1 數(shù)據(jù)傳輸錯(cuò)誤的分析
        4.1.2 確保數(shù)據(jù)正確傳輸?shù)脑O(shè)計(jì)
    4.2 時(shí)鐘管理
        4.2.1 跨時(shí)鐘域問題
        4.2.2 多FPGA時(shí)鐘同步管理
        4.2.3 復(fù)位信號(hào)同步
    4.3 本章小結(jié)
第五章 原型驗(yàn)證平臺(tái)的搭建與功能測試
    5.1 原型驗(yàn)證軟件平臺(tái)
        5.1.1 設(shè)計(jì)輸入GMC
        5.1.2 驗(yàn)證效率
    5.2 原型驗(yàn)證硬件平臺(tái)的搭建
    5.3 功能測試
        5.3.1 原型驗(yàn)證環(huán)境
        5.3.2 測試用例
        5.3.3 Multilayer仿真結(jié)果
        5.3.4 接口模塊仿真結(jié)果
        5.3.5 復(fù)位信號(hào)仿真結(jié)果
        5.3.6 數(shù)據(jù)傳輸與時(shí)鐘管理仿真結(jié)果
        5.3.7 板級(jí)測試結(jié)果
        5.3.8 Vivado分析結(jié)果
    5.4 本章小結(jié)
第六章 總結(jié)與展望
附錄A AHB.XML代碼
附錄B GMC.XML代碼
附錄C TCL腳本
參考文獻(xiàn)
致謝
作者簡介



本文編號(hào)：3942844