邏輯分析儀是最重要的數(shù)據(jù)域測試儀器之一，隨著數(shù)字技術(shù)和計算機(jī)技術(shù)的發(fā)展，邏輯分析儀獲得了廣泛的應(yīng)用和快速的發(fā)展。根據(jù)本人完成的“400MSa／s邏輯分析儀”項目硬件研制任務(wù)，撰寫了該論文。該文介紹了ES4541邏輯分析儀的基本工作原理及硬件結(jié)構(gòu)，重點闡述了高速邏輯分析儀數(shù)據(jù)采集電路以及其驅(qū)動軟件的設(shè)計�！�400MSa／s邏輯分析儀”項目是軍工型號項目，要求其設(shè)計能投入生產(chǎn)實用，儀器能穩(wěn)定可靠工作并達(dá)到要求的性能指標(biāo)，因此本文還介紹了對ES4541邏輯分析儀進(jìn)行測試的測試方法及測試結(jié)果。 本文第一章是引言部分，介紹了數(shù)字系統(tǒng)的基本特征及邏輯分析儀在數(shù)據(jù)域測試中的應(yīng)用，國內(nèi)外邏輯分析儀的發(fā)展概況，還介紹了本課題的任務(wù)。第二章闡述了高速虛擬邏輯分析儀硬件結(jié)構(gòu)設(shè)計，介紹了本邏輯分析儀的硬件總體結(jié)構(gòu)設(shè)計，數(shù)據(jù)采集及控制板與嵌入式計算機(jī)的接口。本章還介紹了數(shù)據(jù)通道的設(shè)計及各部分的作用，重點探討了延遲網(wǎng)絡(luò)的作用，最后還介紹了觸發(fā)的作用及其實現(xiàn)的原理以及探頭電路的設(shè)計原理。 第三章詳細(xì)闡述了數(shù)據(jù)采集與存儲電路的設(shè)計，重點論述了高速數(shù)據(jù)采集通道的設(shè)計，時鐘電路及毛刺識別電路的設(shè)計。第四章...

【文章頁數(shù)】：58 頁

【學(xué)位級別】：碩士

【文章目錄】：
第一章 緒論
    1.1 數(shù)據(jù)域測試與邏輯分析儀
        1.1.1 數(shù)字信息特征與數(shù)據(jù)域測試
        1.1.2 邏輯分析儀在數(shù)據(jù)域測試中的應(yīng)用
        1.1.3 國內(nèi)外邏輯分析儀發(fā)展概況
    1.2 ES4541邏輯分析儀設(shè)計任務(wù)及要求
第二章 400MSa／s高速虛擬邏輯分析儀硬件系統(tǒng)結(jié)構(gòu)設(shè)計
    2.1 總體結(jié)構(gòu)設(shè)計
    2.2 數(shù)據(jù)采集和控制板與嵌入式計算機(jī)之間的接口
    2.3 數(shù)據(jù)采集與存儲
    2.4 觸發(fā)識別與存儲控制
    2.5 探頭的設(shè)計
第三章 數(shù)據(jù)采集與存儲電路的設(shè)計
    3.1 高速數(shù)據(jù)采集通道
    3.2 時鐘電路
    3.3 毛刺識別電路
第四章 觸發(fā)識別與存儲控制電路的設(shè)計
    4.1 邏輯分析儀觸發(fā)與跟蹤原理
    4.2 觸發(fā)識別電路
    4.3 觸發(fā)方式的實現(xiàn)與存儲控制電路
        4.3.1 延遲觸發(fā)電路
        4.3.2 序列觸發(fā)與組合觸發(fā)電路
        4.3.3 限定存儲電路
第五章 控制電路的CPLD實現(xiàn)
    5.1 Altera MAX7000系列CPLD簡介
    5.2 CPLD內(nèi)部電路的設(shè)計
        5.2.1 時鐘電路
        5.2.2 譯碼電路
        5.2.3 觸發(fā)識別及限定識別電路
        5.2.4 存儲控制電路
        5.2.5 計數(shù)器電路
第六章 數(shù)據(jù)采集板驅(qū)動軟件設(shè)計
    6.1 自檢子程序
    6.2 數(shù)據(jù)采集控制子程序
    6.3 數(shù)據(jù)讀取與處理子程序
第七章 硬件電路的調(diào)試及存在的問題
    7.1 調(diào)試的目的
    7.2 靜態(tài)調(diào)試
    7.3 動態(tài)調(diào)試
    7.4 調(diào)試中發(fā)現(xiàn)的問題及改進(jìn)措施
第八章 整機(jī)測試
第九章 結(jié)束語
參考文獻(xiàn)
致謝
附錄一
附錄二
個人簡歷及研究成果



本文編號：3865995