隨著專用集成電路(Application Specific Integrated Circuit,ASIC)掩膜成本的不斷增加,加之如果出現(xiàn)設(shè)計錯誤,則必須承擔(dān)的市場投放帶來的風(fēng)險,具有可重復(fù)編程能力的現(xiàn)場可編程門陣列(Field-Programmable Gate Array,FPGA)器件在通信、工業(yè)、數(shù)據(jù)處理等諸多領(lǐng)域得到了越來越廣泛的應(yīng)用�？删幊踢壿嬆K(Configurable Logic Block,CLB)是FPGA中的核心可配置邏輯單元,FPGA的邏輯功能是通過CLB單元的配置以及大規(guī)模的CLB單元級聯(lián)來實現(xiàn)的。本文主要針對FPGA中的可編程邏輯塊單元,尋找一種高性能的CLB實現(xiàn)方法,并采用Global Foundry公司的28nm互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,CMOS)工藝技術(shù)實現(xiàn)。本文采用全定制設(shè)計方法,首先研究了CLB單元中各組成模塊的結(jié)構(gòu),提出了一種功能完備且節(jié)省電路資源的CLB結(jié)構(gòu)。然后對CLB進(jìn)行了各模塊詳細(xì)電路的設(shè)計,并進(jìn)行了各種類型邏輯功能的模擬仿真,保證了本設(shè)計實現(xiàn)的CLB單元能夠...

【文章頁數(shù)】：63 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
引言
    0.1 課題研究背景
    0.2 課題研究的目的和意義
    0.3 FPGA研究現(xiàn)狀
        0.3.1 FPGA國外研究現(xiàn)狀
        0.3.2 FPGA國內(nèi)研究現(xiàn)狀
    0.4 本文研究內(nèi)容
第1章 FPGA和 CLB設(shè)計概述
    1.1 FPGA器件的性能優(yōu)勢
    1.2 FPGA的基本結(jié)構(gòu)
    1.3 CLB的研究與設(shè)計現(xiàn)狀
        1.3.1 Virtex系列的CLB
        1.3.2 Spartan系列的CLB
        1.3.3 Cyclone系列的CLB
        1.3.4 Stratix系列的CLB
    1.4 全定制設(shè)計方法
        1.4.1 設(shè)計方法介紹
        1.4.2 全定制設(shè)計流程
    1.5 本章小結(jié)
第2章 CLB單元結(jié)構(gòu)的設(shè)計
    2.1 CLB電路設(shè)計思路
    2.2 查找表模塊設(shè)計
        2.2.1 讀譯碼電路結(jié)構(gòu)設(shè)計
        2.2.2 寫譯碼電路結(jié)構(gòu)設(shè)計
        2.2.3 存儲模塊電路設(shè)計
    2.3 可配置存儲模塊設(shè)計
    2.4 快速進(jìn)位鏈電路設(shè)計
    2.5 移位寄存器設(shè)計
    2.6 本章小結(jié)
第3章 可編程邏輯塊的仿真驗證
    3.1 驗證方法設(shè)計
        3.1.1 仿真驗證方法
        3.1.2 PC軟件仿真
        3.1.3 工作站仿真
    3.2 仿真結(jié)果
        3.2.1 查找表實現(xiàn)ROM功能仿真
        3.2.2 查找表實現(xiàn)RAM功能仿真
        3.2.3 移位寄存器功能仿真
        3.2.4 查找表實現(xiàn)多路選擇器功能仿真
    3.3 版圖的設(shè)計
    3.4 本章小結(jié)
第4章 結(jié)論
致謝
參考文獻(xiàn)



本文編號：3838805