電流模邏輯電路由于其功耗只與電源電壓和偏置電流有關(guān),經(jīng)常被應(yīng)用于高速場合。本論文在傳統(tǒng)雙軌電流模邏輯電路的基礎(chǔ)上,通過分析其工作原理、性能指標(biāo)以及設(shè)計(jì)參數(shù)等方面的特點(diǎn),設(shè)計(jì)出電流模邏輯電路的單軌結(jié)構(gòu),并分析其設(shè)計(jì)參數(shù)以及性能指標(biāo)與雙軌結(jié)構(gòu)的不同。由于單軌結(jié)構(gòu)采用晶體管并聯(lián)結(jié)構(gòu),減小了電流模電路的延時,從而使電路的功耗延時積減小。另外,將近閾值設(shè)計(jì)技術(shù)以及功控休眠技術(shù)等低功耗設(shè)計(jì)方法應(yīng)用于單軌電流模邏輯電路中,從而減小單軌邏輯電路的靜態(tài)功耗,達(dá)到電路的低功耗設(shè)計(jì)要求。論文主要分為以下幾個部分： 1、介紹電流模邏輯電路的雙軌結(jié)構(gòu),分析其工作原理以及性能參數(shù),設(shè)計(jì)出雙軌邏輯基本門電路以及復(fù)雜組合、時序電路,為設(shè)計(jì)電流模邏輯的單軌結(jié)構(gòu)做準(zhǔn)備。 2、根據(jù)雙軌結(jié)構(gòu)的特點(diǎn),設(shè)計(jì)出電流模邏輯的單軌結(jié)構(gòu),并分析其工作原理以及設(shè)計(jì)參數(shù),在此基礎(chǔ)上設(shè)計(jì)出單軌邏輯的基本門電路、1位全加器、十進(jìn)制計(jì)數(shù)器以及4位超前進(jìn)位加法器。除此之外,比較單雙軌邏輯電路的功耗、延時以及功耗延時積的大小,得出單軌邏輯電路比雙軌邏輯更適合應(yīng)用于高速場合。 3、根據(jù)單軌電流模邏輯結(jié)構(gòu)的特點(diǎn),將近閾值設(shè)計(jì)技術(shù)應(yīng)用于單軌電路中。通過分析...

【文章頁數(shù)】：98 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
引言
1 緒論
    1.1 課題研究背景與意義
    1.2 低功耗研究現(xiàn)狀
    1.3 單軌電流模邏輯電路設(shè)計(jì)技術(shù)
    1.4 單軌電流模電路的低功耗設(shè)計(jì)技術(shù)
        1.4.1 近閾值設(shè)計(jì)技術(shù)
        1.4.2 功控休眠技術(shù)
    1.5 論文的主要工作
2 雙軌電流模邏輯電路
    2.1 軌電流模邏輯電路基本結(jié)構(gòu)
    2.2 軌電流模邏輯電路的約束條件和性能指標(biāo)
        2.2.1 電壓增益(Gain)
        2.2.2 電流匹配比CMR(Current Matching Ratio)
        2.2.3 電壓擺幅比VSR(Voltage Swing Ratio)
        2.2.4 信號斜率比Signal Slope Ratio(SSR)
        2.2.5 偏置電壓的限定(Vrfp和Vrfn)
        2.2.6 面積(Area)
        2.2.7 噪聲容限Noise Margin(NM)
        2.2.8 電路延時Delay(t_d)
    2.3 軌電流模邏輯電路的設(shè)計(jì)參數(shù)
        2.3.1 電源電壓VDD

        2.3.2 電壓擺幅(△V)
        2.3.3 電流(Ⅰ)
        2.3.4 差分邏輯晶體管尺寸(W_A,L_A,W_B,L_B,W_C,L_C)
        2.3.5 負(fù)載晶體管PMOS尺寸(W_REP,L_RFP

        2.3.6 電流源晶體管NMOS尺寸(W_REN,L_REN)
    2.4 雙軌電流模邏輯電路設(shè)計(jì)
        2.4.1 雙軌電流模組合電路設(shè)計(jì)
        2.4.2 雙軌電流模時序電路設(shè)計(jì)
    2.5 本章小結(jié)
3 單軌電流模邏輯電路
    3.1 單軌電流模邏輯電路基本結(jié)構(gòu)
    3.2 單軌電流模邏輯電路的約束條件和性能指標(biāo)
    3.3 單軌電流模邏輯電路設(shè)計(jì)
        3.3.1 單軌電流模組合電路設(shè)計(jì)
        3.3.2 單軌電流模時序電路設(shè)計(jì)
    3.4 實(shí)驗(yàn)結(jié)果分析
    3.5 本章小結(jié)
4 近閾值單軌電流模邏輯電路設(shè)計(jì)技術(shù)
    4.1 近閾值單軌電流模邏輯的基本設(shè)計(jì)理論
        4.1.1 近閾值單軌電流模邏輯電路的靜態(tài)功耗抑制技術(shù)
        4.1.2 延時優(yōu)化的近閾值單軌電流模邏輯電路低功耗技術(shù)
        4.1.3 MOS器件近閾值特性分析和近閾值邏輯電路建模
    4.2 近閾值單軌電流模邏輯電路最小電壓分析
        4.2.1 單軌電流模邏輯的約束性指標(biāo)、性能參數(shù)和設(shè)計(jì)參數(shù)
        4.2.2 單軌電流模邏輯電路的最小電壓分析
    4.3 實(shí)驗(yàn)結(jié)果分析
        4.3.1 近閾值單軌電流模邏輯結(jié)構(gòu)電路性能比較
        4.3.2 近閾值單、雙軌電流模邏輯結(jié)構(gòu)以及CMOS結(jié)構(gòu)電路性能比較
    4.4 本章小結(jié)
5 功控單軌電流模邏輯電路設(shè)計(jì)技術(shù)
    5.1 功控單軌電流模邏輯電路的基本設(shè)計(jì)理論
    5.2 功控單軌電流模邏輯電路設(shè)計(jì)
    5.3 功控單軌電流模邏輯電路功耗分析
        5.3.1 正常工作時功控單軌電路的功耗
        5.3.2 休眠狀態(tài)時功控單軌電路的功耗
        5.3.3 單軌電路功控開關(guān)的功耗
        5.3.4 功控單軌電路的平均功耗
    5.4 實(shí)驗(yàn)結(jié)果分析
    5.5 本章小結(jié)
6 結(jié)論
參考文獻(xiàn)
在學(xué)研究成果
致謝



本文編號：3783658

suoshi