TMS320C6202與VME總線的硬件邏輯連接研究
發(fā)布時(shí)間:2022-10-08 15:09
本論文是TMS320C6202芯片與VME總線通過VIC068A/VAC068A接口芯片的硬件邏輯連接研究,主要實(shí)現(xiàn)單周期主從傳輸和塊傳輸。采用先整體設(shè)計(jì)框架后局部實(shí)現(xiàn)的方法。 整個(gè)結(jié)構(gòu)分上下兩個(gè)接口:下接口是接口芯片與VME總線的連接,由于接口芯片的局限性,需要采用外圍輔助器件;上接口是處理器與接口芯片的連接,由于兩者控制信號(hào)的差異,采用可編程邏輯器件轉(zhuǎn)換。其中還涉及到:復(fù)位信號(hào)的產(chǎn)生及仲裁;存儲(chǔ)器主從傳輸?shù)牡刂酚成渥g碼;以及電平轉(zhuǎn)換、中斷等。 通過研究發(fā)現(xiàn)三者的硬件連接是可行的,實(shí)現(xiàn)了下接口的連接,單周期傳輸和塊傳輸,存儲(chǔ)器的地址映射譯碼。復(fù)位信號(hào)與上接口主從傳輸控制信號(hào)的FPGA控制模塊,已通過軟件進(jìn)行了設(shè)計(jì)編譯與仿真,并得出引腳圖和信號(hào)仿真波形圖。
【文章頁數(shù)】:70 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
第一章 緒論
第二章 基礎(chǔ)知識(shí)介紹
2.1 VME總線協(xié)議
2.1.1 VME總線的組成
2.1.2 VME總線的傳送周期類型
2.1.3 VME總線的電氣與機(jī)械規(guī)范
2.2 接口芯片VIC068A/VAC068A和處理器芯片TMS320C6202
2.2.1 接口控制芯片VIC068A/VAC068A
2.2.2 數(shù)字信號(hào)處理器芯片TMS320C6202
第三章 外圍地址數(shù)據(jù)線的擴(kuò)展和芯片的復(fù)位與初始化
3.1 實(shí)現(xiàn)32位數(shù)據(jù)與地址的傳輸
3.2 芯片的復(fù)位類型與復(fù)位電路的實(shí)現(xiàn)
3.2.1 全局復(fù)位(global reset)
3.2.2 內(nèi)部復(fù)位(internal reset)與系統(tǒng)復(fù)位(system reset)
3.2.3 復(fù)位電路
3.3 芯片的初始化過程
3.3.1 復(fù)位終止
3.3.2 初始化的過程
第四章 存儲(chǔ)器的映射譯碼與單周期數(shù)據(jù)主從傳輸
4.1 配置本地存儲(chǔ)器映射
4.1.1 SRAM空間的分配
4.1.2 EPROM空間的分配
4.1.3 對(duì)VME總線的訪問及其主控傳輸上接口的硬件實(shí)現(xiàn)
4.2 配置VME總線的地址映射
4.2.1 SLSEL0*訪問
4.2.2 SESEL1*訪問
4.2.3 VMEA24主操作周期
4.2.4 本地存儲(chǔ)器的訪問及其從傳輸上接口的硬件實(shí)現(xiàn)
4.3 數(shù)據(jù)單周期主從傳輸下接口的實(shí)現(xiàn)
4.3.1 VME總線主操作
4.3.2 VME總線的從操作
第五章 VIC068A/VAC068A中斷控制的實(shí)現(xiàn)
5.1 VME總線中斷器
5.1.1 VME總線中斷的處理過程
5.1.2 本地中斷的處理過程
5.1.3 中斷優(yōu)先級(jí)順序
5.1.4 中斷控制寄存器
5.2 對(duì)多種中斷的支持
5.2.1 中斷狀態(tài)寄存器
5.2.2 PIO中斷
第六章 寄存器訪問與系統(tǒng)裁決功能的實(shí)現(xiàn)
6.1 寄存器的訪問
6.2 VIC068A/VAC068A系統(tǒng)控制操作的設(shè)計(jì)實(shí)現(xiàn)
6.2.1 VME總線仲裁
6.2.2 VME總線仲裁超時(shí)定時(shí)器
6.2.3 VME總線傳輸超時(shí)定時(shí)器
6.2.4 BGi*菊花鏈驅(qū)動(dòng)器與IACK*菊花鏈驅(qū)動(dòng)器
第七章 數(shù)據(jù)塊傳輸?shù)膶?shí)現(xiàn)
7.1 VIC068A主控塊傳輸
7.1.1 塊傳輸配置
7.1.2 在主控塊傳輸過程中的緩沖控制信號(hào)
7.2 VME總線發(fā)生主控塊傳輸?shù)倪^程
7.3 VIC068A從塊傳輸
7.3.1 在從塊傳送中的緩沖控制信號(hào)
結(jié)束語
致謝
在學(xué)期間發(fā)表的論文
參考文獻(xiàn)
本文編號(hào):3687936
【文章頁數(shù)】:70 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
第一章 緒論
第二章 基礎(chǔ)知識(shí)介紹
2.1 VME總線協(xié)議
2.1.1 VME總線的組成
2.1.2 VME總線的傳送周期類型
2.1.3 VME總線的電氣與機(jī)械規(guī)范
2.2 接口芯片VIC068A/VAC068A和處理器芯片TMS320C6202
2.2.1 接口控制芯片VIC068A/VAC068A
2.2.2 數(shù)字信號(hào)處理器芯片TMS320C6202
第三章 外圍地址數(shù)據(jù)線的擴(kuò)展和芯片的復(fù)位與初始化
3.1 實(shí)現(xiàn)32位數(shù)據(jù)與地址的傳輸
3.2 芯片的復(fù)位類型與復(fù)位電路的實(shí)現(xiàn)
3.2.1 全局復(fù)位(global reset)
3.2.2 內(nèi)部復(fù)位(internal reset)與系統(tǒng)復(fù)位(system reset)
3.2.3 復(fù)位電路
3.3 芯片的初始化過程
3.3.1 復(fù)位終止
3.3.2 初始化的過程
第四章 存儲(chǔ)器的映射譯碼與單周期數(shù)據(jù)主從傳輸
4.1 配置本地存儲(chǔ)器映射
4.1.1 SRAM空間的分配
4.1.2 EPROM空間的分配
4.1.3 對(duì)VME總線的訪問及其主控傳輸上接口的硬件實(shí)現(xiàn)
4.2 配置VME總線的地址映射
4.2.1 SLSEL0*訪問
4.2.2 SESEL1*訪問
4.2.3 VMEA24主操作周期
4.2.4 本地存儲(chǔ)器的訪問及其從傳輸上接口的硬件實(shí)現(xiàn)
4.3 數(shù)據(jù)單周期主從傳輸下接口的實(shí)現(xiàn)
4.3.1 VME總線主操作
4.3.2 VME總線的從操作
第五章 VIC068A/VAC068A中斷控制的實(shí)現(xiàn)
5.1 VME總線中斷器
5.1.1 VME總線中斷的處理過程
5.1.2 本地中斷的處理過程
5.1.3 中斷優(yōu)先級(jí)順序
5.1.4 中斷控制寄存器
5.2 對(duì)多種中斷的支持
5.2.1 中斷狀態(tài)寄存器
5.2.2 PIO中斷
第六章 寄存器訪問與系統(tǒng)裁決功能的實(shí)現(xiàn)
6.1 寄存器的訪問
6.2 VIC068A/VAC068A系統(tǒng)控制操作的設(shè)計(jì)實(shí)現(xiàn)
6.2.1 VME總線仲裁
6.2.2 VME總線仲裁超時(shí)定時(shí)器
6.2.3 VME總線傳輸超時(shí)定時(shí)器
6.2.4 BGi*菊花鏈驅(qū)動(dòng)器與IACK*菊花鏈驅(qū)動(dòng)器
第七章 數(shù)據(jù)塊傳輸?shù)膶?shí)現(xiàn)
7.1 VIC068A主控塊傳輸
7.1.1 塊傳輸配置
7.1.2 在主控塊傳輸過程中的緩沖控制信號(hào)
7.2 VME總線發(fā)生主控塊傳輸?shù)倪^程
7.3 VIC068A從塊傳輸
7.3.1 在從塊傳送中的緩沖控制信號(hào)
結(jié)束語
致謝
在學(xué)期間發(fā)表的論文
參考文獻(xiàn)
本文編號(hào):3687936
本文鏈接:http://sikaile.net/shekelunwen/ljx/3687936.html
最近更新
教材專著