GSM芯片,作為超低成本基帶芯片,其自身具有較高的商業(yè)價(jià)值。而對(duì)GSM芯片成功進(jìn)行邏輯物理綜合與驗(yàn)證,是整個(gè)芯片設(shè)計(jì)的重要組成部分。本文重點(diǎn)研究了GSM芯片的邏輯物理綜合與驗(yàn)證,主要包括用Talus Design進(jìn)行邏輯綜合,插入掃描鏈,用Talus Vortex進(jìn)行版圖規(guī)劃,電源規(guī)劃,布局布線,時(shí)鐘束綜合,用PrimeTime進(jìn)行靜態(tài)時(shí)序分析,用LEC進(jìn)行形式驗(yàn)證,用Calibre進(jìn)行版圖驗(yàn)證,用Talus Rail進(jìn)行Irdrop分析等。芯片經(jīng)過(guò)邏輯與物理綜合以及各方面的修復(fù)后,通過(guò)了各種驗(yàn)證。在靜態(tài)時(shí)序分析方面,各種模式的時(shí)序要求都得到了滿足,沒(méi)有任何違規(guī),在版圖驗(yàn)證方面,DRC/LVS的檢查都符合要求,在形式驗(yàn)證方面,代碼與網(wǎng)表完全等價(jià),在電壓降分析方面,結(jié)果在允許的范圍內(nèi)。最終,芯片實(shí)現(xiàn)了流片與量產(chǎn)。 

【文章頁(yè)數(shù)】：75 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
目錄
第一章 緒論
    1.1 研究背景
    1.2 研究?jī)?nèi)容與創(chuàng)新
第二章 GSM芯片邏輯綜合的研究與實(shí)現(xiàn)
    2.1 邏輯綜合概述
    2.2 GSM芯片的邏輯綜合
        2.2.1 導(dǎo)入RTL代碼
        2.2.2 優(yōu)化RTL代碼
        2.2.3 面積優(yōu)化
        2.2.4 插入掃描鏈
        2.2.5 時(shí)序優(yōu)化
    2.3 GSM芯片的設(shè)計(jì)約束
    2.4 GSM芯片的邏輯綜合后檢查
    2.5 小結(jié)
第三章 GSM芯片物理綜合的研究與實(shí)現(xiàn)
    3.1 物理綜合概述
    3.2 協(xié)同設(shè)計(jì)
        3.2.1 協(xié)同設(shè)計(jì)概論
        3.2.2 協(xié)同設(shè)計(jì)的設(shè)計(jì)方法
        3.2.3 協(xié)同設(shè)計(jì)的產(chǎn)出
    3.3 版圖規(guī)劃
        3.3.1 版圖規(guī)劃概論與重要性
        3.3.2 版圖規(guī)劃的設(shè)計(jì)方法
    3.4 電源規(guī)劃
        3.4.1 布滿整個(gè)設(shè)計(jì)的電源網(wǎng)絡(luò)
        3.4.2 布滿標(biāo)準(zhǔn)單元區(qū)域的電源軌道
        3.4.3 單獨(dú)為IP核設(shè)計(jì)的電源環(huán)或電源連接
        3.4.4 單獨(dú)為片上內(nèi)存設(shè)計(jì)的電源連接
        3.4.5 單獨(dú)為接口電路設(shè)計(jì)的電源連接
    3.5 布局
        3.5.1 全局布局
        3.5.2 粗略布局
        3.5.3 精細(xì)布局
        3.5.4 增量布局
        3.5.5 ECO布局
        3.5.6 區(qū)域化布局
    3.6 時(shí)鐘束綜合
        3.6.1 時(shí)鐘束約束
        3.6.2 時(shí)鐘束建立
        3.6.3 時(shí)鐘束優(yōu)化
    3.7 布線
        3.7.1 短棒布線
        3.7.2 全局布線
        3.7.3 軌道布線
        3.7.4 細(xì)致布線
        3.7.5 布線優(yōu)化
        3.7.6 布線檢查
    3.8 優(yōu)化
        3.8.1 添加PCI單元
        3.8.2 添加冗余通過(guò)孔
        3.8.3 添加填充單元
        3.8.4 添加mpin
    3.9 輸出
        3.9.1 GDS
        3.9.2 DEF
        3.9.3 LEF
        3.9.4 網(wǎng)表
    3.10 小結(jié)
第四章 GSM芯片的驗(yàn)證
    4.1 驗(yàn)證技術(shù)概述
    4.2 靜態(tài)時(shí)序分析
        4.2.1 建立時(shí)間檢查
        4.2.2 保持時(shí)間檢查
        4.2.3 過(guò)渡時(shí)間檢查
        4.2.4 功能模式檢查
        4.2.5 scan shift模式檢查
        4.2.6 scan capture模式檢查
        4.2.7 mbist模式檢查
    4.3 版圖驗(yàn)證
        4.3.1 DRC設(shè)計(jì)規(guī)則檢查
        4.3.2 LVS版圖與電路等價(jià)性檢查
    4.4 形式驗(yàn)證
    4.5 電壓降分析
    4.6 其他特殊檢查
第五章 總結(jié)
致謝
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]數(shù)字音頻廣播基帶解碼芯片后端設(shè)計(jì)中的時(shí)序收斂方案[J]. 王國(guó)裕,李良威,陸明瑩,張紅升.  電子質(zhì)量. 2012(02)
[2]65nm工藝下百萬(wàn)門(mén)級(jí)芯片的物理設(shè)計(jì)[J]. 張杰,孫大成.  中國(guó)集成電路. 2012(Z1)
[3]百萬(wàn)門(mén)系統(tǒng)級(jí)芯片的后端設(shè)計(jì)[J]. 張玲,羅靜.  電子與封裝. 2010(05)
[4]布線后修復(fù)時(shí)序違規(guī)的方法研究[J]. 曾宏.  中國(guó)集成電路. 2010(04)
[5]一種SoC芯片在Magma Talus下的物理實(shí)現(xiàn)[J]. 胡楊川.  中國(guó)集成電路. 2010(04)
[6]納米級(jí)工藝下系統(tǒng)級(jí)芯片的物理設(shè)計(jì)[J]. 唐有情.  中國(guó)科技信息. 2010(05)
[7]ASIC物理設(shè)計(jì)中金屬層數(shù)對(duì)芯片的影響[J]. 柏璐,聶紅兒,李莉.  半導(dǎo)體技術(shù). 2010(01)
[8]模擬芯片在系統(tǒng)公板設(shè)計(jì)的主要考慮[J]. 陳彥旭.  電子與電腦. 2009(11)
[9]深亞微米ASIC設(shè)計(jì)中的靜態(tài)時(shí)序分析[J]. 廖軍和,葉兵.  半導(dǎo)體技術(shù). 2009(01)
[10]納米級(jí)工藝對(duì)物理設(shè)計(jì)的影響[J]. 趙繼業(yè),楊旭.  中國(guó)集成電路. 2008(08)



本文編號(hào)：3670052