發(fā)布時(shí)間：2022-07-12 13:57

　　進(jìn)化型硬件（Evolvable Hardware, EHW）是能夠根據(jù)外部環(huán)境變化而自動(dòng)的調(diào)整自身結(jié)構(gòu),從而適應(yīng)新環(huán)境的一種硬件。一方面,EHW具有自組織、自適應(yīng)、自修復(fù)和容錯(cuò)等特點(diǎn),它的這種自適應(yīng)能力使得系統(tǒng)在極端和未知環(huán)境條件下（如深空、深海探索）具有更高的可靠性和更強(qiáng)的生存能力。另一方面,EHW為電路設(shè)計(jì)提供了新的方法。使用EHW技術(shù),可以找到傳統(tǒng)電路設(shè)計(jì)方法難以探索到的硬件結(jié)構(gòu),從而使設(shè)計(jì)出的電路具耗用資源少、功耗低、容錯(cuò)等特性。EHW技術(shù)已可成功設(shè)計(jì)規(guī)模較小的電路。但是,現(xiàn)在的EHW技術(shù)面臨可擴(kuò)展性問(wèn)題,難以生成較大規(guī)模的電路。目前,EHW的目標(biāo)電路主要是傳統(tǒng)的數(shù)字邏輯電路、時(shí)序邏輯電路或者模擬電路。但是,隨著多態(tài)電子學(xué)的出現(xiàn),多態(tài)電路為EHW的發(fā)展提供了新的思路。多態(tài)電子學(xué)是近年來(lái)新興的一個(gè)電子學(xué)研究領(lǐng)域,和傳統(tǒng)的電子學(xué)不同,多態(tài)器件是具有內(nèi)在多功能特性的電子學(xué)器件。一個(gè)多態(tài)器件,在不同的環(huán)境中將表現(xiàn)出不同的功能。利用多態(tài)電路的內(nèi)在多功能性和對(duì)環(huán)境信號(hào)的敏感特性,將其與EHW技術(shù)相結(jié)合,可以構(gòu)建新型的自適應(yīng)電路和系統(tǒng)。本文旨在研究基于EHW技術(shù)的組合邏輯電路設(shè)計(jì)方法,多態(tài)邏... 

【文章頁(yè)數(shù)】：122 頁(yè)

【學(xué)位級(jí)別】：博士

【文章目錄】：
摘要
ABSTRACT
目錄
插圖目錄
表格目錄
第1章 緒論
    1.1 課題背景與研究意義
        1.1.1 進(jìn)化型硬件的基本概念和特點(diǎn)
        1.1.2 進(jìn)化型硬件的原理和研究現(xiàn)狀
        1.1.3 多態(tài)電路與自適應(yīng)系統(tǒng)
    1.2 相關(guān)研究工作
        1.2.1 電路進(jìn)化設(shè)計(jì)技術(shù)
        1.2.2 多態(tài)邏輯門(mén)和完備多態(tài)門(mén)集
        1.2.3 多態(tài)邏輯電路設(shè)計(jì)技術(shù)
    1.3 本文的主要研究?jī)?nèi)容和創(chuàng)新之處
    1.4 本文內(nèi)容的組織安排
    1.5 本章小結(jié)
第2章 基于逐步降維方法的數(shù)字邏輯電路進(jìn)化設(shè)計(jì)算法
    2.1 引言
    2.2 基于逐步降維的數(shù)字邏輯電路進(jìn)化設(shè)計(jì)方法
        2.2.1 CGP模型簡(jiǎn)介
        2.2.2 SDR的基本原理
        2.2.3 染色體表示方式
        2.2.4 適應(yīng)度評(píng)估方法
        2.2.5 算法描述
    2.3 實(shí)驗(yàn)驗(yàn)證和討論
        2.3.1 實(shí)驗(yàn)配置
        2.3.2 算法性能的評(píng)價(jià)標(biāo)準(zhǔn)
        2.3.3 奇偶校驗(yàn)器的實(shí)驗(yàn)結(jié)果
        2.3.4 乘法器和MCNC庫(kù)中一些電路的實(shí)驗(yàn)結(jié)果
        2.3.5 討論
    2.4 擴(kuò)展的逐步降維方法
        2.4.1 基本原理
        2.4.2 示例
        2.4.3 算法描述
        2.4.4 實(shí)驗(yàn)結(jié)果及討論
    2.5 本章小結(jié)
第3章 基于二叉分解的多態(tài)邏輯電路設(shè)計(jì)方法
    3.1 相關(guān)工作介紹
        3.1.1 多態(tài)門(mén)和多態(tài)邏輯電路進(jìn)化設(shè)計(jì)方法簡(jiǎn)介
        3.1.2 BDD和多路選擇器方法用于設(shè)計(jì)多態(tài)電路
    3.2 二叉分解方法介紹
    3.3 基于二叉分解的多態(tài)邏輯電路設(shè)計(jì)方法
        3.3.1 多態(tài)二叉分解和多態(tài)邏輯電路設(shè)計(jì)方法
        3.3.2 基于二叉分解和門(mén)替換原則的多態(tài)邏輯電路設(shè)計(jì)方法
    3.4 實(shí)驗(yàn)結(jié)果
    3.5 討論
    3.6 本章小結(jié)
第4章 多態(tài)邏輯門(mén)集的完備性研究
    4.1 引言
    4.2 完備多態(tài)門(mén)集的定義
    4.3 Logic-1和Logic-0對(duì)多態(tài)門(mén)集完備性的影響
        4.3.1 回顧文獻(xiàn)[97]中完備多態(tài)門(mén)集的例子
        4.3.2 Logic-1和Logic-0的影響
        4.3.3 兩種類(lèi)型的完備多態(tài)門(mén)集
    4.4 本章符號(hào)定義
    4.5 兩態(tài)門(mén)集的完備性理論和判定算法
        4.5.1 基于多態(tài)選擇器的完備兩態(tài)邏輯門(mén)集定義
        4.5.2 兩態(tài)邏輯門(mén)集完備的充分和必要條件
        4.5.3 判定兩態(tài)邏輯門(mén)集完備性的Forwarding算法
        4.5.4 判定兩態(tài)邏輯門(mén)集完備性的Backtracking算法
    4.6 多態(tài)邏輯門(mén)集的完備性理論和判定算法
        4.6.1 多態(tài)邏輯門(mén)集完備性理論
        4.6.2 用于判定多態(tài)邏輯門(mén)集完備性的算法
        4.6.3 算法復(fù)雜度分析
    4.7 討論
    4.8 本章小結(jié)
第5章 判斷多態(tài)邏輯門(mén)集完備性的直觀算法
    5.1 引言
    5.2 判斷兩態(tài)邏輯門(mén)集完備性的直觀方法
        5.2.1 方法介紹
        5.2.2 示例
    5.3 直觀方法正確性的證明
    5.4 判斷多態(tài)邏輯門(mén)集完備性的直觀方法
        5.4.1 多態(tài)邏輯門(mén)集完備性判定方法
        5.4.2 示例
        5.4.3 多態(tài)門(mén)集完備性判定方法的正確性證明
    5.5 討論
    5.6 本章小結(jié)
第6章 總結(jié)與展望
參考文獻(xiàn)
附錄
致謝
在讀期間發(fā)表的論文和參加的科研項(xiàng)目
作者簡(jiǎn)歷



本文編號(hào)：3659250