集成電路測試是保證芯片質(zhì)量的關(guān)鍵步驟之一,一個(gè)微不足道的故障帶來的損失都可能是無法估計(jì)的,所以集成電路測試一直是集成電路領(lǐng)域中的一個(gè)重點(diǎn)研究問題。超大規(guī)模集成電路和片上系統(tǒng)時(shí)代的到來使得集成電路的規(guī)模和復(fù)雜度極大提升,傳統(tǒng)的掃描路徑法由于測試成本過于昂貴以及測試向量存儲(chǔ)空間需求過大,因此在一些電路測試中很難實(shí)現(xiàn)。邏輯內(nèi)建自測試（Logic Built-In Self-Test,LBIST）將測試系統(tǒng)植入芯片內(nèi)部,不但簡化了測試過程,降低了測試成本,縮短了測試時(shí)間,還具有可以現(xiàn)場測試和真速測試的優(yōu)點(diǎn)。本文選題來源于企業(yè)工程項(xiàng)目,旨在為一款兼容Power架構(gòu)微處理器內(nèi)核的核心數(shù)字邏輯模塊進(jìn)行邏輯內(nèi)建自測試的植入,使其滿足DFT設(shè)計(jì)規(guī)則和故障覆蓋率的要求（故障覆蓋率達(dá)到96%以上）。本文以微處理器內(nèi)核模塊為測試對象,進(jìn)行了LBIST預(yù)處理,根據(jù)其內(nèi)部結(jié)構(gòu)并考慮引入的硬件面積和測試時(shí)間,對其插入了32條掃描鏈,最長掃描鏈長度為1002,總共的待測故障點(diǎn)為3553661個(gè),給出了邏輯內(nèi)建自測試的基本結(jié)構(gòu),實(shí)現(xiàn)了邏輯內(nèi)建自測試的三大功能模塊:測試向量生成模塊,測試控制模塊以及響應(yīng)壓縮模塊。通過采取... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：90 頁

【學(xué)位級別】：碩士

【部分圖文】：

三種DFT模式結(jié)構(gòu)圖

所以插入測試點(diǎn)后必須重新對電路進(jìn)行 DRC 檢測和 STA 檢查，確保電路的正確性。電路測試點(diǎn)分析信息如圖 3.29 所示。圖3.29 電路測試點(diǎn)分析信息通過 RRFA 分析得到的一些可添加的測試點(diǎn)，對電路進(jìn)行分析，防止測試點(diǎn)出現(xiàn)在關(guān)鍵路徑、多周期路徑、虛假路徑和一些核心邏輯電路，減小插入測試點(diǎn)對電路的影響。本文按照這個(gè)原則，選取了 550 個(gè)測試點(diǎn)插入到 CUT 中，其中 1-control 點(diǎn) 200個(gè)，0-control 點(diǎn) 200 個(gè)，observe 點(diǎn) 150 個(gè)，使得故障覆蓋率上升了 1%。所以在一些高覆蓋率要求的電路中

西安電子科技大學(xué)碩士學(xué)位論文58圖4.4 測試文件圖 4.4 是 ET 的一個(gè)測試文件的一部分，其中用圈和方框包圍的文件是需要準(zhǔn)備的，方框圈起來的三個(gè)文件是源文件：XXX.v 是待測電路的網(wǎng)表文件；macro.v 是一些 marco 的 top 文件，用于將一些特殊模塊進(jìn)行旁路，本文總共有 14 個(gè) marco 將 14個(gè)模塊進(jìn)行了旁路處理；library.v 文件的測試使用的庫文件。圓圈圈起來的是三個(gè)配置文件，需要先了解電路信息以及測試目標(biāo)然后進(jìn)行各個(gè)參數(shù)的配置。圖4.5 信號配置文件圖 4.5 是信號配置文件，它用于對測試的結(jié)構(gòu)和 pin 腳配置。首先，給出 PRPG和 MISR 的基本信息：包括它們各自的位寬，所在的位置以及反饋系數(shù)。本文的 PRPG和 MISR 均為 32 位

【參考文獻(xiàn)】：
期刊論文
[1]相位可調(diào)可編程數(shù)字移相器的設(shè)計(jì)[J]. 楊朝霞.  自動(dòng)化與儀器儀表. 2016(06)
[2]硬件復(fù)用的內(nèi)建自測試結(jié)構(gòu)設(shè)計(jì)[J]. 潘紅兵,尹明,孫金明.  計(jì)算機(jī)測量與控制. 2015(02)
[3]一種BIST測試激勵(lì)的聚類移位壓縮方法[J]. 涂吉,王子龍,李立健.  計(jì)算機(jī)科學(xué). 2014(05)
[4]一種改進(jìn)的STUMPS架構(gòu)[J]. 陳建慧.  無錫職業(yè)技術(shù)學(xué)院學(xué)報(bào). 2008(04)
[5]邏輯內(nèi)建自測試高故障覆蓋率設(shè)計(jì)[J]. 丁琳,虞美蘭.  計(jì)算機(jī)測量與控制. 2008(01)
[6]可測性設(shè)計(jì)技術(shù)的回顧與發(fā)展綜述[J]. 王厚軍.  中國科技論文在線. 2008(01)
[7]內(nèi)建自測試相移器設(shè)計(jì)算法的優(yōu)化[J]. 吳璽,劉軍,劉正瓊.  電子技術(shù)應(yīng)用. 2007(06)
[8]基于掃描的低測試功耗結(jié)構(gòu)設(shè)計(jì)[J]. 徐磊,孫義和,陳弘毅.  計(jì)算機(jī)研究與發(fā)展. 2001(12)

博士論文
[1]數(shù)字電路測試激勵(lì)壓縮研究[D]. 張玲.湖南大學(xué) 2013
[2]集成電路低功耗內(nèi)建自測試技術(shù)的研究[D]. 王義.貴州大學(xué) 2009
[3]數(shù)字電路BIST設(shè)計(jì)中的優(yōu)化技術(shù)[D]. 談恩民.上海交通大學(xué) 2007
[4]系統(tǒng)級芯片（SoC）可測試性結(jié)構(gòu)及其優(yōu)化的研究[D]. 王永生.哈爾濱工業(yè)大學(xué) 2006
[5]面向系統(tǒng)芯片測試的設(shè)計(jì)優(yōu)化技術(shù)研究[D]. 張弘.西安電子科技大學(xué) 2004

碩士論文
[1]一種低功耗確定性內(nèi)建自測試技術(shù)研究與實(shí)現(xiàn)[D]. 丁秋紅.大連理工大學(xué) 2016
[2]流水線功能部件的DFD/DFT設(shè)計(jì)與實(shí)現(xiàn)[D]. 歐陽海燕.國防科學(xué)技術(shù)大學(xué) 2013
[3]可測試性設(shè)計(jì)技術(shù)及應(yīng)用研究[D]. 謝明恩.南京航空航天大學(xué) 2007
[4]基于邊界掃描的測試算法和BIST設(shè)計(jì)技術(shù)研究[D]. 段軍棋.電子科技大學(xué) 2004



本文編號：3489434