隨著集成電路技術(shù)的飛速發(fā)展以及工藝水平的不斷提高，功耗、面積、速度、驗(yàn)證已成為集成電路發(fā)展面臨的四個(gè)主要難題。集成電路設(shè)計(jì)過(guò)程中，邏輯級(jí)起著聯(lián)接RTL級(jí)和物理級(jí)的重要作用，其EDA工具也相對(duì)最為成熟。目前，幾乎所有的設(shè)計(jì)方法都是采用基于AND/OR/NOT運(yùn)算基的傳統(tǒng)布爾邏輯（TB）發(fā)展而來(lái)的。而事實(shí)上，數(shù)字電路也可以由基于AND/XOR運(yùn)算基的Reed-muller（RM）邏輯來(lái)實(shí)現(xiàn)。無(wú)論是TB邏輯還是RM邏輯都是能夠?qū)崿F(xiàn)任意邏輯函數(shù)的完備集，并且都有各自邏輯實(shí)現(xiàn)的優(yōu)越性。研究表明，大部分的數(shù)字系統(tǒng)采用基于AND/OR/NOT/XOR運(yùn)算基的雙邏輯實(shí)現(xiàn)能夠得到最大程度的性能優(yōu)化。本課題正是從這點(diǎn)出發(fā)研究基于雙邏輯的功耗和面積的優(yōu)化技術(shù)，在對(duì)邏輯函數(shù)進(jìn)行邏輯綜合之前首先對(duì)其進(jìn)行邏輯探測(cè)與劃分，將邏輯函數(shù)分為適于TB邏輯與RM邏輯實(shí)現(xiàn)的兩個(gè)部分，再針對(duì)RM邏輯進(jìn)行功耗和面積優(yōu)化的研究。論文主要有以下三個(gè)方面的內(nèi)容：1.首先提出了不相交項(xiàng)生成算法，將邏輯函數(shù)的乘積項(xiàng)化為互不相交的形式，再通過(guò)對(duì)已有的邏輯探測(cè)方法進(jìn)行研究，結(jié)合XOR邏輯的特點(diǎn)，提出了適于RM邏輯實(shí)現(xiàn)的兩條規(guī)則。將滿足兩條規(guī)則... 

【文章來(lái)源】：寧波大學(xué)浙江省

【文章頁(yè)數(shù)】：68 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

最小項(xiàng)表示法

四變量的卡諾圖

電路con1.pla文件Fig.2.6CircuitFilecon1.plaPLA文件共有三個(gè)部分組成，其中以點(diǎn)"."開(kāi)頭的上面部分描述了電路的基本

【參考文獻(xiàn)】：
期刊論文
[1]混合極性列表技術(shù)及其在MPRM電路面積優(yōu)化中的應(yīng)用[J]. 李輝,汪鵬君,王振海.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2011(03)
[2]基于乘積項(xiàng)的雙邏輯實(shí)現(xiàn)探測(cè)算法[J]. 葉錫恩,毛科益,夏銀水.  電子學(xué)報(bào). 2009(05)
[3]低功耗異或門的設(shè)計(jì)[J]. 張愛(ài)華,夏銀水.  浙江大學(xué)學(xué)報(bào)(理學(xué)版). 2008(04)
[4]邏輯函數(shù)適于雙邏輯實(shí)現(xiàn)的探測(cè)算法[J]. 夏銀水,毛科益,葉錫恩.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2007(12)
[5]一種新的用于探測(cè)Pure Reed-Muller邏輯的算法[J]. 葉錫恩,毛科益,夏銀水.  浙江大學(xué)學(xué)報(bào)(理學(xué)版). 2007(03)
[6]基于表格法的RM展開(kāi)系數(shù)與或-符合展開(kāi)系數(shù)的轉(zhuǎn)換[J]. 姚茂群,方平,陳偕雄.  浙江大學(xué)學(xué)報(bào)(理學(xué)版). 2006(04)
[7]基于XOR門的靜態(tài)邏輯電路功耗優(yōu)化技術(shù)[J]. 干雪,葉錫恩,夏銀水.  寧波大學(xué)學(xué)報(bào)(理工版). 2006(02)
[8]基于K圖的函數(shù)RM展開(kāi)式在固定極性下的最小化[J]. 劉觀生,陳偕雄.  浙江大學(xué)學(xué)報(bào)(理學(xué)版). 2003(04)
[9]異或門低功耗優(yōu)化展開(kāi)方法[J]. 駱祖瑩,李曉維,楊士元.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2003(01)

博士論文
[1]近代數(shù)字理論與方法的研究[D]. 程捷.浙江大學(xué) 2001



本文編號(hào)：3406502