集成電路內(nèi)部產(chǎn)生的能耗使傳統(tǒng)計(jì)算芯片的規(guī)模和集成度都受到了限制,Landauer原理解釋了能耗的根本來源并提供了可靠的解決思路,理論上可逆邏輯電路可以從根本上解決集成電路的能耗問題。如今,越來越多的研究人員開始躋身于可逆邏輯電路的研究領(lǐng)域。本文在前人設(shè)計(jì)的基礎(chǔ)上,重新設(shè)計(jì)并優(yōu)化了可逆算術(shù)邏輯單元（Arithmetic and Logic Unit,ALU）。具體完成以下工作:1.可逆邏輯電路的優(yōu)化方法研究。本文歸納了前人提出的基于Toffoli門的可逆電路優(yōu)化規(guī)則,對基于綜合方法生成的可逆電路進(jìn)行直接或間接優(yōu)化;共享控制位的提取是指通過添加少量可逆門和常量輸入達(dá)到優(yōu)化量子代價(jià)的目的。在現(xiàn)有優(yōu)化方法的基礎(chǔ)上研究新的優(yōu)化方法,總結(jié)一種基于交換門的優(yōu)化方法,用于降低電路的量子代價(jià)和可逆門數(shù)量;總結(jié)一種傳輸線復(fù)用的優(yōu)化方法,用于減少可逆電路的常量輸入與垃圾輸出。2.可逆ALU的設(shè)計(jì)。本文基于函數(shù)積之異或和（Exclusive OR Sum of Product,ESOP）表達(dá)式的綜合方法和置換法完成可逆ALU的設(shè)計(jì),Toffoli門的邏輯功能表達(dá)式顯示其主要涉及運(yùn)算為‘與’和‘異或’,因?yàn)镋S... 

【文章來源】：重慶郵電大學(xué)重慶市

【文章頁數(shù)】：73 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

四位可逆加法器仿真圖

圖 5.2 四位可逆減法器仿真圖2. 四位可逆乘法器仿真參考四位可逆乘法器相關(guān)原理圖，根據(jù)圖中可逆門的級(jí)聯(lián)方式依次調(diào)用對應(yīng)可逆門的 Verilog 代碼，詳細(xì)調(diào)用方式見附錄中四位可逆乘法器的 Verilog 代碼。在Modelsim 仿真環(huán)境下，Testbench 給出的激勵(lì)條件為兩個(gè)二進(jìn)制操作數(shù) a 、b ，輸出z 為積。仿真結(jié)果如圖 5.3 所示，仿真結(jié)果表明該可逆乘法器邏輯功能正確。

圖 5.3 四位可逆乘法器仿真圖3. 四位可逆除法器仿真參考四位可逆除法器相關(guān)原理圖，根據(jù)圖中可逆門的級(jí)聯(lián)方式依次調(diào)用對應(yīng)可逆門的 Verilog 代碼，因?yàn)榭赡娉ㄆ?Verilog 代碼過長，所以本文在附錄中只提供了部分代碼。在 Modelsim 仿真環(huán)境下，Testbench 給出的激勵(lì)條件為兩個(gè)二進(jìn)制操作數(shù)a、b ，復(fù)位信號(hào)RST ，時(shí)鐘信號(hào)CLK ， 和 用于計(jì)數(shù)器產(chǎn)生控制信號(hào)EN 和SEL，輸出shang 為商和 yu 為余。仿真結(jié)果如圖 5.4 所示，仿真結(jié)果表明該可逆除法器邏輯功能正確。

【參考文獻(xiàn)】：
期刊論文
[1]基于變換的可逆邏輯電路量子代價(jià)優(yōu)化方法[J]. 方聰,趙曙光,夏凱祥.  電子科技. 2014(12)
[2]基于漢明距離遞減變換的可逆邏輯綜合算法[J]. 陳漢武,李文騫,阮越,李志強(qiáng).  計(jì)算機(jī)學(xué)報(bào). 2014(08)
[3]量子三值全加器設(shè)計(jì)[J]. 王冬,朱長江,張曉蕾.  電子學(xué)報(bào). 2014(07)
[4]基于KFDD的可逆邏輯電路綜合設(shè)計(jì)方法[J]. 王友仁,沈先坤,周影輝.  電子學(xué)報(bào). 2014(05)
[5]基于二分法量子可逆邏輯電路綜合[J]. 楊忠明,陳漢武,王冬.  電子學(xué)報(bào). 2012(05)
[6]基于Toffoli門的可逆數(shù)值比較器的設(shè)計(jì)與優(yōu)化[J]. 李明翠.  華東交通大學(xué)學(xué)報(bào). 2011(06)

碩士論文
[1]基于常規(guī)原理圖方式的可逆邏輯描述與綜合方法[D]. 郭榮田.東華大學(xué) 2016
[2]可逆邏輯電路綜合技術(shù)研究[D]. 沈先坤.南京航空航天大學(xué) 2014



本文編號(hào)：3307427