發(fā)布時(shí)間：2021-05-15 14:32

　　傳統(tǒng)的密碼分析主要是針對密碼算法自身的安全性進(jìn)行攻擊。近年來,出現(xiàn)了一種新的密碼分析方法——旁路攻擊。當(dāng)密碼模塊進(jìn)行密碼運(yùn)算時(shí),密碼模塊的運(yùn)算時(shí)間、功耗和電磁場等旁路信息與密碼模塊中密鑰有一定的相關(guān)性。旁路攻擊是對上述旁路信息進(jìn)行分析從而獲得密碼算法的密鑰的一種密碼分析技術(shù)。其中功耗分析攻擊是一種非常有效的旁路攻擊技術(shù),它能夠通過對密碼模塊的功耗行為進(jìn)行分析來獲取密鑰值�，F(xiàn)在的集成電路一般采用靜態(tài)互補(bǔ)CMOS邏輯實(shí)現(xiàn)。靜態(tài)互補(bǔ)CMOS邏輯電路的功耗行為依賴于電路處理的數(shù)據(jù),這種功耗與運(yùn)算數(shù)據(jù)的相關(guān)性是旁路信息泄露的根本原因。旁路信息泄露對于普通的電路模塊沒有影響,但是對密碼模塊等安全應(yīng)用產(chǎn)生了巨大的威脅。因此在設(shè)計(jì)密碼模塊時(shí),需要采用各種防護(hù)技術(shù)使其具有抗功耗分析攻擊的能力。人們已經(jīng)從算法與硬件等角度提出了多種旁路攻擊防護(hù)技術(shù)。一種典型的硬件防護(hù)技術(shù)是采用具有特殊結(jié)構(gòu)的邏輯門來設(shè)計(jì)實(shí)現(xiàn)密碼模塊。這種防護(hù)技術(shù)主要是用抗功耗分析攻擊邏輯來設(shè)計(jì)實(shí)現(xiàn)密碼模塊,從而達(dá)到抗功耗分析攻擊的目的。本文對抗功耗分析攻擊邏輯進(jìn)行了研究與實(shí)現(xiàn)。SABL與DDCVSL是兩種典型的抗功耗分析攻擊邏輯。本文首先在... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：83 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 密碼學(xué)概述
    1.2 旁路攻擊
    1.3 數(shù)字集成電路設(shè)計(jì)方法
        1.3.1 全定制設(shè)計(jì)流程
        1.3.2 半定制設(shè)計(jì)流程
    1.4 課題研究現(xiàn)狀與內(nèi)容
        1.4.1 國內(nèi)外研究現(xiàn)狀
        1.4.2 課題研究的主要工作
    1.5 本文結(jié)構(gòu)
第二章 功耗分析攻擊及其防護(hù)方法
    2.1 旁路攻擊
    2.2 功耗分析攻擊
        2.2.1 靜態(tài)互補(bǔ)CMOS 邏輯的功耗特性
        2.2.2 簡單功耗分析攻擊
        2.2.3 差分功耗分析攻擊
    2.3 功耗分析攻擊防護(hù)方法
        2.3.1 DPA 防護(hù)技術(shù)概述
        2.3.2 偽裝（Masking）
        2.3.3 解相關(guān)（Decorrelation）
    2.4 小結(jié)
第三章 抗功耗分析攻擊邏輯的基本原理
    3.1 抗功耗分析攻擊邏輯的基本特性
    3.2 DDCVSL
        3.2.1 DDCVSL 邏輯功能描述
        3.2.2 DDCVSL 基本邏輯門
    3.3 SABL
        3.3.1 SABL 邏輯功能描述
        3.3.2 SABL 基本邏輯門
    3.4 小結(jié)
第四章 抗功耗分析攻擊邏輯標(biāo)準(zhǔn)單元的實(shí)現(xiàn)
    4.1 標(biāo)準(zhǔn)單元設(shè)計(jì)實(shí)現(xiàn)流程
    4.2 標(biāo)準(zhǔn)單元結(jié)構(gòu)設(shè)計(jì)
    4.3 晶體管具體長寬設(shè)置
    4.4 標(biāo)準(zhǔn)單元的特征描述
        4.4.1 傳播延時(shí)與輸出斜坡時(shí)間
        4.4.2 輸入引腳電容
        4.4.3 功耗
        4.4.4 面積
    4.5 仿真環(huán)境
    4.6 標(biāo)準(zhǔn)單元的特征化結(jié)果
    4.7 小結(jié)
第五章 DDCVSL 與SABL 兩種邏輯比較分析
    5.1 制造工藝對各種邏輯抗功耗分析特性的影響
    5.2 邏輯單元比較的評價(jià)尺度
        5.2.1 標(biāo)準(zhǔn)功耗偏差（NED）
        5.2.2 標(biāo)準(zhǔn)電流偏差（NCD）
        5.2.3 傳播延時(shí)
        5.2.4 功耗
        5.2.5 版圖面積
    5.3 不同邏輯的仿真結(jié)果
    5.4 不同邏輯比較分析
    5.5 小結(jié)
第六章 抗功耗分析攻擊密碼模塊的實(shí)現(xiàn)
    6.1 基于雙軌邏輯的密碼模塊設(shè)計(jì)流程
        6.1.1 雙軌邏輯與傳統(tǒng)半定制設(shè)計(jì)流程的兼容性
        6.1.2 改進(jìn)的半定制設(shè)計(jì)流程
        6.1.3 網(wǎng)表轉(zhuǎn)換
        6.1.4 布局布線
    6.2 S-盒密碼模塊
    6.3 S-盒密碼模塊的實(shí)現(xiàn)比較
    6.4 小結(jié)
第七章 結(jié)束語
    7.1 全文總結(jié)
    7.2 未來的研究目標(biāo)
致謝
參考文獻(xiàn)
作者在攻讀碩士期間發(fā)表的論文


【參考文獻(xiàn)】：
期刊論文
[1]防DPA攻擊的兩種不同邏輯比較研究[J]. 石偉,戴葵,童元滿,龔銳,王志英.  計(jì)算機(jī)工程與科學(xué). 2007(05)
[2]RSA密碼算法的功耗軌跡分析及其防御措施[J]. 韓軍,曾曉洋,湯庭鰲.  計(jì)算機(jī)學(xué)報(bào). 2006(04)
[3]平穩(wěn)與平衡——橢圓曲線密碼體制抗旁信道攻擊的策略與手段[J]. 劉鐸,戴一奇,王道順.  計(jì)算機(jī)研究與發(fā)展. 2005(10)
[4]異步集成電路C標(biāo)準(zhǔn)單元的設(shè)計(jì)與實(shí)現(xiàn)[J]. 龔銳,王蕾,戴葵,王志英.  微電子學(xué)與計(jì)算機(jī). 2005(01)
[5]抗側(cè)溝道泄漏信息攻擊的安全RSA-CRT算法研究[J]. 蔣惠萍,毛志剛.  哈爾濱工業(yè)大學(xué)學(xué)報(bào). 2004(12)
[6]對智能卡進(jìn)行微分功耗分析攻擊的方法研究[J]. 謝滿德,沈海斌,竺紅衛(wèi).  微電子學(xué). 2004(06)
[7]一種抗差分功耗攻擊的改進(jìn)DES算法及其硬件實(shí)現(xiàn)[J]. 蔣惠萍,毛志剛.  計(jì)算機(jī)學(xué)報(bào). 2004(03)
[8]防止差分功耗分析的安全DES模塊的MASK技術(shù)研究[J]. 蔣惠萍,毛志剛.  電子器件. 2003(02)
[9]DPA方法對加密系統(tǒng)的FPGA旁路攻擊研究[J]. 周開民,陳開顏,趙強(qiáng),褚杰,張鵬.  軍械工程學(xué)院學(xué)報(bào). 2006 (02)



本文編號：3187805