基于高端路由系統(tǒng)中邏輯控制ASIC芯片的研究
發(fā)布時間:2021-04-22 22:34
本文分析了高端交換式路由的發(fā)展現(xiàn)狀和基本實現(xiàn)方法,根據(jù)高端交換式路由器的設(shè)計要求、結(jié)構(gòu)功能,制定了交換路由系統(tǒng)的設(shè)計規(guī)格,確定了基于NP架構(gòu)的路由系統(tǒng)原理架構(gòu),選用大容量的FPGA Spartan3芯片進(jìn)行系統(tǒng)各個邏輯功能模塊的初步劃分,按照ASIC的設(shè)計流程對系統(tǒng)的邏輯控制進(jìn)行設(shè)計評估,需求分析,詳細(xì)設(shè)計代碼編程,功能仿真,靜態(tài)時序仿真,約束和配置,系統(tǒng)功能驗證,placement和layout,最終完成了系統(tǒng)的設(shè)計。在系統(tǒng)邏輯的實現(xiàn)上,本文采用自上而下的設(shè)計方法,采用系統(tǒng)邏輯模塊化設(shè)計的思想將系統(tǒng)邏輯劃分為15個邏輯模塊,歸納和總結(jié)了每個邏輯模塊設(shè)計的原理,在邏輯設(shè)計實現(xiàn)過程中發(fā)揮了創(chuàng)新性和靈活性,主要體現(xiàn)在采用FPGA擴(kuò)展CPU寄存器的思路來實現(xiàn)對多個系統(tǒng)器件的控制,如對5個風(fēng)扇速度的控制,利用風(fēng)扇的轉(zhuǎn)速輸出波形的不同讀取風(fēng)扇的速度,并根據(jù)風(fēng)扇供電的不同控制風(fēng)扇轉(zhuǎn)速的方法,可以做到對風(fēng)扇速度的精確控制。對6個在板溫度測試元件的管理,把FPGA內(nèi)部寄存器作為CPU的一個存儲單元,可以通過類似于flash的操作,對寄存器進(jìn)行讀寫,定制了特殊的寄存器空間,用于存放當(dāng)前的溫度,在系統(tǒng)應(yīng)用...
【文章來源】:復(fù)旦大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:148 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 引言
第一節(jié) 選題依據(jù)與意義
第二節(jié) 系統(tǒng)設(shè)計的技術(shù)基礎(chǔ)
第三節(jié) 本章小結(jié)
第二章 系統(tǒng)研發(fā)規(guī)格
第一節(jié) 系統(tǒng)設(shè)計需求規(guī)范
第二節(jié) 系統(tǒng)設(shè)計方案
第三節(jié) 系統(tǒng)模塊規(guī)格設(shè)計
第四節(jié) 本章小結(jié)
第三章 系統(tǒng)邏輯設(shè)計流程和思路
第一節(jié) 系統(tǒng)邏輯設(shè)計流程
第二節(jié) 系統(tǒng)面板邏輯需求
第三節(jié) 系統(tǒng)邏輯設(shè)計思路
第四節(jié) 本章小結(jié)
第四章 系統(tǒng)邏輯設(shè)計和實現(xiàn)
第一節(jié) FGPA芯片介紹
第二節(jié) FPGA邏輯設(shè)計
第三節(jié) FPGA約束與配置
第四節(jié) 本章小結(jié)
第五章 FPGA驗證綜合仿真
第一節(jié) FPGA邏輯綜合
第二節(jié) FPGA功能和時序仿真
第三節(jié) 布局與布線
第四節(jié) 布線后靜態(tài)時序驗證
第五節(jié) 系統(tǒng)測試和驗證
第六節(jié) 本章小結(jié)
全文總結(jié)和展望
致謝
參考文獻(xiàn)
附錄
【參考文獻(xiàn)】:
期刊論文
[1]網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和設(shè)計技術(shù)研究[J]. 毛席龍,孫志剛,盧澤新. 電信科學(xué). 2003(10)
[2]網(wǎng)絡(luò)處理器的發(fā)展及應(yīng)用[J]. 竇忠輝,李娟,董春生,丁煒. 電子設(shè)計應(yīng)用. 2003(03)
[3]基于網(wǎng)絡(luò)處理器構(gòu)建的核心路由器方案研究[J]. 李洪杰,張宏科. 計算機(jī)工程與應(yīng)用. 2003(06)
[4]基于多種EDA工具的FPGA設(shè)計[J]. 孫富明,李笑盈. 電子技術(shù)應(yīng)用. 2002(01)
[5]片上系統(tǒng)集成的系統(tǒng)級設(shè)計[J]. 任曉東,高泰,周祖成. 半導(dǎo)體技術(shù). 2001(07)
[6]數(shù)字集成電路的時序分析[J]. 呂宗偉,林爭輝,張鐳. 微電子學(xué). 2001(02)
[7]網(wǎng)絡(luò)處理器設(shè)計分析及其應(yīng)用前景[J]. 彭來獻(xiàn),田暢,鄭少仁. 電信科學(xué). 2001(01)
[8]專用集成電路的設(shè)計綜合[J]. 楊文華. 電子設(shè)計技術(shù). 1998(10)
本文編號:3154587
【文章來源】:復(fù)旦大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校
【文章頁數(shù)】:148 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 引言
第一節(jié) 選題依據(jù)與意義
第二節(jié) 系統(tǒng)設(shè)計的技術(shù)基礎(chǔ)
第三節(jié) 本章小結(jié)
第二章 系統(tǒng)研發(fā)規(guī)格
第一節(jié) 系統(tǒng)設(shè)計需求規(guī)范
第二節(jié) 系統(tǒng)設(shè)計方案
第三節(jié) 系統(tǒng)模塊規(guī)格設(shè)計
第四節(jié) 本章小結(jié)
第三章 系統(tǒng)邏輯設(shè)計流程和思路
第一節(jié) 系統(tǒng)邏輯設(shè)計流程
第二節(jié) 系統(tǒng)面板邏輯需求
第三節(jié) 系統(tǒng)邏輯設(shè)計思路
第四節(jié) 本章小結(jié)
第四章 系統(tǒng)邏輯設(shè)計和實現(xiàn)
第一節(jié) FGPA芯片介紹
第二節(jié) FPGA邏輯設(shè)計
第三節(jié) FPGA約束與配置
第四節(jié) 本章小結(jié)
第五章 FPGA驗證綜合仿真
第一節(jié) FPGA邏輯綜合
第二節(jié) FPGA功能和時序仿真
第三節(jié) 布局與布線
第四節(jié) 布線后靜態(tài)時序驗證
第五節(jié) 系統(tǒng)測試和驗證
第六節(jié) 本章小結(jié)
全文總結(jié)和展望
致謝
參考文獻(xiàn)
附錄
【參考文獻(xiàn)】:
期刊論文
[1]網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和設(shè)計技術(shù)研究[J]. 毛席龍,孫志剛,盧澤新. 電信科學(xué). 2003(10)
[2]網(wǎng)絡(luò)處理器的發(fā)展及應(yīng)用[J]. 竇忠輝,李娟,董春生,丁煒. 電子設(shè)計應(yīng)用. 2003(03)
[3]基于網(wǎng)絡(luò)處理器構(gòu)建的核心路由器方案研究[J]. 李洪杰,張宏科. 計算機(jī)工程與應(yīng)用. 2003(06)
[4]基于多種EDA工具的FPGA設(shè)計[J]. 孫富明,李笑盈. 電子技術(shù)應(yīng)用. 2002(01)
[5]片上系統(tǒng)集成的系統(tǒng)級設(shè)計[J]. 任曉東,高泰,周祖成. 半導(dǎo)體技術(shù). 2001(07)
[6]數(shù)字集成電路的時序分析[J]. 呂宗偉,林爭輝,張鐳. 微電子學(xué). 2001(02)
[7]網(wǎng)絡(luò)處理器設(shè)計分析及其應(yīng)用前景[J]. 彭來獻(xiàn),田暢,鄭少仁. 電信科學(xué). 2001(01)
[8]專用集成電路的設(shè)計綜合[J]. 楊文華. 電子設(shè)計技術(shù). 1998(10)
本文編號:3154587
本文鏈接:http://sikaile.net/shekelunwen/ljx/3154587.html
最近更新
教材專著