發(fā)布時間：2021-04-19 06:30

　　半導體產(chǎn)品的最終測試是半導體制造廠的一項必不可少的重要生產(chǎn)工藝。測試機是此生產(chǎn)工藝中將待測器件送往電性測試系統(tǒng)進行功能測試的自動化設(shè)備。作為控制著半導體產(chǎn)品測試成本的兩個主要因素， 測試系統(tǒng)和測試機都應(yīng)該盡量達到它的最大能力， 以達到降低產(chǎn)品測試成本的目的。 本論文通過對產(chǎn)品測試成本的理論研究， 找出了從測試設(shè)備利用率方面降低測試成本的最佳途徑， 提出了為達到數(shù)字測試系統(tǒng)具有的最大并行測試能力， 設(shè)計一種新型的條式物料并行測試機， 以實現(xiàn)數(shù)字產(chǎn)品的密集并行測試。同時通過測試機各功能模塊的優(yōu)化設(shè)計提高了測試機本身的利用率。從測試系統(tǒng)和測試機兩個方面解決了降低數(shù)字產(chǎn)品測試成本的課題。 本論文首先對測試機所需的功能模塊常用機構(gòu)進行了理論分析比較和優(yōu)化選擇， 以尋求各模塊結(jié)構(gòu)自身的最佳利用率。在此基礎(chǔ)上，根據(jù)測試生產(chǎn)線對測試機的具體設(shè)計要求，建立了條式并行測試機的總體優(yōu)化結(jié)構(gòu)。其后，以 SOIC28腳 x 32 并行測試為客體， 對各模塊的關(guān)鍵參數(shù)進行了相應(yīng)的實驗和詳細的結(jié)構(gòu)設(shè)計。在獲得各關(guān)鍵參數(shù)的實驗中 采用了先進的仿真實驗設(shè)計和統(tǒng)計優(yōu)化方法。取得的可靠數(shù)據(jù)直接用于測試機結(jié)構(gòu)參數(shù)和數(shù)據(jù)... 

【文章來源】：天津大學天津市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：75 頁

【學位級別】：碩士

【部分圖文】：

數(shù)字信號測試系統(tǒng)和數(shù)�；旌闲盘枩y試系統(tǒng)

第一章 緒論從 1999 年至 2001 年，我們逐步地將一臺 100MHz 的 J750 Tester 從 256annels 升級到 1024 Channels，使其具有了最大可以 x32 的并行測試能力，為們真正實現(xiàn)微處理器產(chǎn)品的 x32 并行測試創(chuàng)造了必須的硬件環(huán)境。2.3 半導體器件的封裝類型隨著半導體產(chǎn)品應(yīng)用領(lǐng)域逐漸擴展到日常生活的各個方面，器件的封裝類型幾年來一直朝著極小化的方向發(fā)展著。器件封裝類型的發(fā)展見圖 1-3 。需要指出的是，盡管器件封裝形式向著極小化發(fā)展，但它具體的應(yīng)用還要從本上和使用空間上綜合考慮。比如，時尚手機會使用極小的先進封裝如 BGA 或N，而在汽車上空間足夠的條件下會使用便宜的大的封裝如 PDIP 或 SOIC 等。半體產(chǎn)品封裝形式的應(yīng)用見圖 1-4 所示。

幾年來一直朝著極小化的方向發(fā)展著。器件封裝類型的發(fā)展見圖 1-3 。需要指出的是，盡管器件封裝形式向著極小化發(fā)展，但它具體的應(yīng)用還要本上和使用空間上綜合考慮。比如，時尚手機會使用極小的先進封裝如 BGAN，而在汽車上空間足夠的條件下會使用便宜的大的封裝如 PDIP 或 SOIC 等體產(chǎn)品封裝形式的應(yīng)用見圖 1-4 所示。圖 1-3 器件封裝類型的發(fā)展PDIP：塑封雙列直插式 （Plastic Dual-in-Line Package）SOIC：表面貼裝式（Small Outline Integrated Circuit）QFP：四邊扁平封裝式（Quad Flat Package）BGA：球狀矩陣排列封裝式（Ball Grid Array）QFN：扁平四邊無腳式（Quad Flat No lead）SOICBGA

【參考文獻】：
碩士論文
[1]集成電路測試的溫度準確及穩(wěn)定性控制研究[D]. 孫書龍.天津大學 2013
[2]混合信號測試理論在生產(chǎn)測試中應(yīng)用的研究[D]. 孔冰.天津大學 2007



本文編號：3147029