現(xiàn)場(chǎng)可編程門陣列（FPGA）由于其研發(fā)周期短、開發(fā)費(fèi)用低、風(fēng)險(xiǎn)小等原因，已經(jīng)越來越多地取代了ASIC市場(chǎng)，特別是針對(duì)小批量系統(tǒng)，F(xiàn)PGA已成了其提高系統(tǒng)集成度、可靠性的最佳選擇，目前已經(jīng)廣泛應(yīng)用在諸多領(lǐng)域。但是由于專利及技術(shù)所有權(quán)等原因，卻很少有關(guān)于FPGA底層具體電路的描述，本文針對(duì)一款FPGA中可編程邏輯單元（CLB）進(jìn)行了研究與設(shè)計(jì)。首先本文利用公式求解以及CAD工具實(shí)驗(yàn)的方法得到了0.13um工藝下CLB單元的最優(yōu)架構(gòu)，其次，在考慮利用互連線中的連接模塊（CB）實(shí)現(xiàn)邏輯功能的情況下，對(duì)其連接模塊（CB）進(jìn)行了一些改進(jìn)，使得在實(shí)現(xiàn)相同乘積項(xiàng)的情況下，面積節(jié)省46%。然后根據(jù)設(shè)計(jì)要求，設(shè)計(jì)出CLB單元中各個(gè)模塊的具體電路。最后，為了驗(yàn)證所設(shè)計(jì)單元的正確性，對(duì)各模塊進(jìn)行了電路仿真驗(yàn)證以及速度性能測(cè)試，全芯片仿真驗(yàn)證等。最終設(shè)計(jì)出一款功能正確并且速度性能能與VIRTEXII系列芯片相媲美的CLB單元。 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：91 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

FPGA芯片中主要模塊分布示意圖

FPGA“島型”結(jié)構(gòu)

圖 2 . 1 FP G A “島 型” 結(jié) 構(gòu)常 可 編 程邏 輯 單 元既 可 實(shí) 現(xiàn)組 合 邏 輯功 能 ， 又 可實(shí) 現(xiàn) 時(shí) 序邏 輯 功 能說 可編 程 邏 輯 單元 的 輸 出 會(huì)分 為 兩 部分 ， 一 部 分經(jīng) 過 寄 存器 完 成 時(shí) 分 直 接輸 出 或 者經(jīng) 過 多 路 選擇 器 完 成基 本 功 能 邏輯 ， 圖 2 .2 即為 一 B L E ）的 結(jié)構(gòu) 。


本文編號(hào)：3140274