隨著微電子技術(shù)的快速發(fā)展,數(shù)字圖像編解碼芯片設(shè)計技術(shù)在眾多領(lǐng)域有著廣泛應(yīng)用,其中靜態(tài)圖像編解碼芯片成為研究的熱點之一;靜態(tài)圖像壓縮標準（JPEG）內(nèi)部采用了被認為最有效壓縮技術(shù)的離散余弦變換（DCT）,同時該標準也被認為最好的壓縮圖片方法。本文主要利用VerilogHDL來設(shè)計實現(xiàn)、仿真JPEG編碼器芯片主體邏輯電路模塊,包括2D-DCT、量化、熵編碼和數(shù)據(jù)打包封裝模塊。論文主要工作為對集成電路設(shè)計常用技巧做了概述,說明了JPEG編碼標準和圖像處理基礎(chǔ),文中選用了目前需要乘法單元數(shù)目最少的DCT算法,采用自頂向下（Top-Down）的設(shè)計方法規(guī)劃了流水線結(jié)構(gòu),其中為DCT算法量身設(shè)計了專用乘法器,采用并行輸入方式實現(xiàn)流水和RAM轉(zhuǎn)置結(jié)構(gòu);為了達到更好的壓縮效果設(shè)計了Z字形掃描模塊（Zig-Zag）,使得DCT變換后的交流系數(shù)重新排序;最后使用查找表方式完成Huffman熵編碼運算,在輸出端還實現(xiàn)了簡潔清晰的數(shù)據(jù)打包封裝（Packer）模塊,同時對整個內(nèi)部單元做了改進和優(yōu)化,綜合應(yīng)用設(shè)計技巧提高處理速度;分別使用Modelsim仿真工具和Synplify pro綜合工具對設(shè)計進行仿真和綜... 

【文章來源】：西南交通大學(xué)四川省 211工程院校 教育部直屬院校

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【部分圖文】：

FPGA內(nèi)部整體結(jié)構(gòu)

西南交通大學(xué)碩士研究生學(xué)位論文第10頁個短暫為O的變化過程，之后再返回1，從而輸出端Z就會出現(xiàn)冒險;具體仿真波形見圖2一6。判斷毛刺存在方法:在卡諾圖中表現(xiàn)為“相切”即依賴項C在卡諾圖中合并項含有對它的相切，所以電路存在冒險;改進辦法:a、在圖2一7卡諾圖中進行“冒險覆蓋”，即在其布爾表達式中引入冗余乘積項(見圖2一8，消除對變量C依賴的乘積項)。b、在同步電路中，可以通過觸發(fā)器來同步這個輸出，如圖2一9可以使毛刺在時鐘有效沿來之前被消除，仿真波形見圖2一100A一一一下丁一-一B.一一一一書.—4一—一—-一{分下飛三一廠一一圖2一5存在毛刺電路圖 2...一嘆一誡沛筆勒圖2一6毛刺波形示意圖 000000 lll}000111;{‘’i’ ::: OOO}1111AB\O冗余乘積項AB尸己加Z=BC，+AB+AC圖2一7電路卡諾圖圖2一8冗余項示意圖 DDDQQQ ))))) QQQQQ.......一{{{{!!! {{{{{{{Z二早二奧二ZU注一漢~一~主一_毛刺不影響時鐘沿有效輸出圖2一9同步:無毛刺電路圖2一10無毛刺波形圖競爭條件:如圖2一n中示意了異步競爭的情形

西南交通大學(xué)碩士研究生學(xué)位論文第10頁個短暫為O的變化過程，之后再返回1，從而輸出端Z就會出現(xiàn)冒險;具體仿真波形見圖2一6。判斷毛刺存在方法:在卡諾圖中表現(xiàn)為“相切”即依賴項C在卡諾圖中合并項含有對它的相切，所以電路存在冒險;改進辦法:a、在圖2一7卡諾圖中進行“冒險覆蓋”，即在其布爾表達式中引入冗余乘積項(見圖2一8，消除對變量C依賴的乘積項)。b、在同步電路中，可以通過觸發(fā)器來同步這個輸出，如圖2一9可以使毛刺在時鐘有效沿來之前被消除，仿真波形見圖2一100A一一一下丁一-一B.一一一一書.—4一—一—-一{分下飛三一廠一一圖2一5存在毛刺電路圖 2...一嘆一誡沛筆勒圖2一6毛刺波形示意圖 000000 lll}000111;{‘’i’ ::: OOO}1111AB\O冗余乘積項AB尸己加Z=BC，+AB+AC圖2一7電路卡諾圖圖2一8冗余項示意圖 DDDQQQ ))))) QQQQQ.......一{{{{!!! {{{{{{{Z二早二奧二ZU注一漢~一~主一_毛刺不影響時鐘沿有效輸出圖2一9同步:無毛刺電路圖2一10無毛刺波形圖競爭條件:如圖2一n中示意了異步競爭的情形

【參考文獻】：
期刊論文
[1]基于C語言的JPEG優(yōu)化壓縮算法及實現(xiàn)[J]. 于會臻,侯國成.  現(xiàn)代電子技術(shù). 2007(16)
[2]快速一維DCT變換核的VLSI實現(xiàn)[J]. 牟澄宇,高德遠,樊曉椏,王國裕.  數(shù)據(jù)采集與處理. 2000(01)

碩士論文
[1]基于FPGA的JPEG編解碼芯片設(shè)計[D]. 尹偉.大連理工大學(xué) 2004
[2]用VHDL設(shè)計實現(xiàn)JPEG（基本系統(tǒng)）硬件編碼器[D]. 劉東.西南交通大學(xué) 2003



本文編號：3114131