隨著電路設(shè)計和加工技術(shù)的快速發(fā)展,電子系統(tǒng)變得越來越復(fù)雜,這就給電子系統(tǒng)可測性設(shè)計提出了更高的要求;同時,在設(shè)計電路系統(tǒng)時,越來越多的設(shè)計中使用FPGA和CPLD等可編程邏輯器件用以實現(xiàn)快速開發(fā),而目前的可測性設(shè)計方法并沒有對這類可編程邏輯器件中邏輯代碼作專門考慮。基于上述現(xiàn)狀,本文將描述一種基于代碼插樁技術(shù)和多信號模型技術(shù)的可測性設(shè)計方法用以針對于可編程邏輯器件中邏輯代碼。同時,目前沒有用于驗證該可測性設(shè)計方法的硬件平臺,因此本課題設(shè)計了一塊PCI數(shù)據(jù)采集卡用以驗證該可測性設(shè)計方法的可行性。本文主要完成以下工作:首先,PCI數(shù)據(jù)采集卡的設(shè)計與實現(xiàn)。本課題設(shè)計了一塊基于PCI總線接口硬件總體指標為雙通道、12位采集速率為10MSps的數(shù)據(jù)采集卡,用于驗證課題所提出的可測性設(shè)計方法。文章闡述了數(shù)據(jù)采集卡的設(shè)計方案,包括通過對數(shù)據(jù)傳輸方案分析完成FPGA和CPLD中硬件邏輯代碼的設(shè)計與實現(xiàn)、利用PLX_SDK實現(xiàn)數(shù)據(jù)采集卡上層軟件。其次,代碼插樁技術(shù)和多信號模型技術(shù)聯(lián)合可測性設(shè)計方法的實現(xiàn)。針對于可編程邏輯器件中邏輯代碼,利用代碼插樁技術(shù)對其進行插樁,拋出故障信息,實現(xiàn)... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：68 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 PCI總線的研究現(xiàn)狀
        1.2.2 代碼插樁技術(shù)的研究現(xiàn)狀
        1.2.3 多信號模型技術(shù)的研究現(xiàn)狀
    1.3 本文的主要內(nèi)容及組織結(jié)構(gòu)
第二章 數(shù)據(jù)采集卡邏輯設(shè)計與實現(xiàn)
    2.1 邏輯總體方案設(shè)計
    2.2 CPLD邏輯設(shè)計
        2.2.1 CPLD控制器模塊
        2.2.2 CPLD數(shù)據(jù)處理模塊
    2.3 FPGA邏輯設(shè)計
        2.3.1 PCI 9054控制器
        2.3.2 SDRAM控制器
        2.3.3 時鐘分頻器模塊
        2.3.4 CPLD控制器模塊
        2.3.5 控制協(xié)調(diào)器模塊
    2.4 本章小結(jié)
第三章 數(shù)據(jù)采集卡上層軟件設(shè)計與實現(xiàn)
    3.1 數(shù)據(jù)采集卡上層軟件設(shè)計總體方案
SDK的應(yīng)用和板卡驅(qū)動">    3.2 PLX_SDK的應(yīng)用和板卡驅(qū)動
SDK的驅(qū)動應(yīng)用">        3.2.1 PLX_SDK的驅(qū)動應(yīng)用
SDK配置PCI 9054">        3.2.2 PLX_SDK配置PCI 9054
    3.3 圖形化程序編寫
    3.4 本章小結(jié)
第四章 代碼插樁與多信號模型聯(lián)合測試性分析方法
    4.1 總體方案設(shè)計
    4.2 代碼插樁技術(shù)簡介
        4.2.1 代碼插樁技術(shù)概述
        4.2.2 代碼插樁具體方法
    4.3 代碼插樁技術(shù)應(yīng)用于可編程邏輯器件可測性設(shè)計
        4.3.1 單個文件的插樁
        4.3.2 always代碼模塊插樁
        4.3.3 assign代碼模塊插樁
        4.3.4 總故障代碼流輸出
        4.3.5 故障代碼的捕獲和觀察
    4.4 多信號模型技術(shù)
        4.4.1 模型形式化的定義和表示
        4.4.2 多信號模型可測性分析示例
    4.5 多信號模型技術(shù)應(yīng)用于可編程邏輯器件可測性設(shè)計
    4.6 本章小結(jié)
第五章 采集卡和可測性設(shè)計方法的實驗驗證
    5.1 PCI數(shù)據(jù)采集卡
        5.1.1 數(shù)據(jù)采集卡調(diào)試
        5.1.2 數(shù)據(jù)采集卡功能驗證
    5.2 可測性設(shè)計方法在PCI數(shù)據(jù)采集卡中的實例應(yīng)用
        5.2.1 PCI數(shù)據(jù)采集卡可測性設(shè)計硬件和代碼插樁方案
        5.2.2 PCI數(shù)據(jù)采集卡多信號模型的建立
        5.2.3 數(shù)據(jù)分析和結(jié)論
    5.3 本章小結(jié)
第六章 總結(jié)與展望
    6.1 本文主要取得的成果
    6.2 下一步工作展望
致謝
參考文獻
附錄
攻碩期間取得的研究成果


【參考文獻】：
期刊論文
[1]基于多信號模型的測試性分析方法研究[J]. 許輝,梁力.  計算機測量與控制. 2012(04)
[2]基于FPGA嵌入式系統(tǒng)的研究與應(yīng)用[J]. 崔健,劉晉.  微型機與應(yīng)用. 2010(03)
[3]復(fù)雜電子系統(tǒng)可測性建模方法研究[J]. 蔣榮華,王厚軍,劉震,龍兵.  計算機應(yīng)用研究. 2009(09)
[4]多信號模型在故障診斷中的應(yīng)用[J]. 何光進,葉曉慧,王紅霞.  計算機測量與控制. 2009(01)
[5]基于FMEA/FTA的嵌入式軟件故障診斷模型與應(yīng)用[J]. 何鑫,楊順昆,劉斌.  計算機測量與控制. 2009(01)
[6]基于多信號模型的電路板TPS開發(fā)方法研究[J]. 曹志偉,周曉東,王成剛,喻佳.  計算機測量與控制. 2008(11)
[7]PCI9054及其在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用[J]. 朱惠靜.  國外電子測量技術(shù). 2008(02)
[8]基于PCI9054的PCI接口數(shù)據(jù)通信系統(tǒng)[J]. 馬超,皮亦鳴.  中國科技論文在線. 2008(01)
[9]可測性設(shè)計技術(shù)的回顧與發(fā)展綜述[J]. 王厚軍.  中國科技論文在線. 2008(01)
[10]基于插樁技術(shù)的并行程序的重演方法[J]. 殷賢亮,丁寧.  華中科技大學(xué)學(xué)報(自然科學(xué)版). 2006(09)

碩士論文
[1]基于GDI+的系統(tǒng)可測性建模軟件設(shè)計與實現(xiàn)[D]. 汪鄭捷.電子科技大學(xué) 2013
[2]復(fù)雜數(shù)字電路板的可測性研究[D]. 羅濤.江蘇科技大學(xué) 2011
[3]PCI數(shù)據(jù)采集卡的設(shè)計及測試方法研究[D]. 葉小杰.電子科技大學(xué) 2011
[4]基于多信號模型的電子系統(tǒng)可測性算法及軟件設(shè)計[D]. 王義琴.電子科技大學(xué) 2010
[5]數(shù)字集成電路可測試性設(shè)計研究與應(yīng)用[D]. 張艷.浙江大學(xué) 2010
[6]基于多平臺的PCI總線接口設(shè)計與實現(xiàn)[D]. 楊慶宇.西安電子科技大學(xué) 2010
[7]嵌入式軟件白盒測試中插樁技術(shù)的研究與應(yīng)用[D]. 路翠.北京工業(yè)大學(xué) 2010
[8]基于FPGA的SDRAM控制器設(shè)計及應(yīng)用[D]. 楊映輝.蘭州大學(xué) 2007
[9]可測試性設(shè)計技術(shù)及應(yīng)用研究[D]. 謝明恩.南京航空航天大學(xué) 2007
[10]基于PCI總線的航天測控數(shù)據(jù)錄取系統(tǒng)的設(shè)計與實現(xiàn)[D]. 熊璐.電子科技大學(xué) 2006



本文編號：3077010