本文關(guān)鍵詞：鐵餅姿態(tài)角及轉(zhuǎn)速傳感器的研究

  更多相關(guān)文章： 無(wú)陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)(GFSINS) 姿態(tài)角 轉(zhuǎn)速 姿態(tài)角解算誤差 DSP FPGA MATLAB/Simulink

【摘要】：通過(guò)鐵餅理論和風(fēng)洞試驗(yàn),可以得到鐵餅的轉(zhuǎn)速和姿態(tài)角與投擲距離的關(guān)系。但是,鐵餅姿態(tài)角及轉(zhuǎn)速的測(cè)量仍是一項(xiàng)技術(shù)難題。由于測(cè)量鐵餅轉(zhuǎn)速及其姿態(tài)角的儀器不僅要滿足量程、精度等要求,還要具備較高的沖擊性;傳統(tǒng)的測(cè)量裝置(陀螺儀)無(wú)法滿足要求。因此,本文擬研究一種新的姿態(tài)角及轉(zhuǎn)速傳感器,用來(lái)測(cè)量鐵餅飛行過(guò)程中的轉(zhuǎn)速及姿態(tài)角。文章首先對(duì)無(wú)陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的測(cè)量原理進(jìn)行了分析；然后,結(jié)合鐵餅飛行過(guò)程中的具體測(cè)量要求,提出了加速度計(jì)和磁阻傳感器在鐵餅內(nèi)部的安裝方案,并對(duì)該方案下鐵餅的轉(zhuǎn)速及姿態(tài)角的測(cè)量原理進(jìn)行了分析；最后,運(yùn)用MATLAB/Simulink模塊對(duì)該方案進(jìn)行了仿真分析,得到了該方案下的姿態(tài)角及轉(zhuǎn)速誤差。其次提出了姿態(tài)角及轉(zhuǎn)速傳感器的總體硬件配置方案。硬件設(shè)計(jì)主要包括電源模塊、微慣性測(cè)量單元、信號(hào)調(diào)理電路、A/D轉(zhuǎn)換模塊、FPGA及外圍電路、DSP及外圍電路和存儲(chǔ)器系統(tǒng)幾個(gè)部分。對(duì)硬件電路的關(guān)鍵模塊,運(yùn)用Multisim軟件進(jìn)行了仿真分析,仿真結(jié)果表明該硬件電路符合要求。另外,搭建了硬件系統(tǒng)測(cè)試平臺(tái),通過(guò)采集的數(shù)據(jù)與理論數(shù)據(jù)進(jìn)行對(duì)比,從而驗(yàn)證了硬件系統(tǒng)的可行性。最后在設(shè)計(jì)完成的硬件平臺(tái)上,采用FPGA作為協(xié)處理器完成微慣性測(cè)量單元中多路傳感器信號(hào)的同步采集及緩存,并進(jìn)行了仿真驗(yàn)證。為了使DSP能與其外設(shè)進(jìn)行協(xié)調(diào)工作,進(jìn)行了DSP初始化設(shè)計(jì)。運(yùn)用MATLAB與DSP聯(lián)合設(shè)計(jì)了一種低通濾波器,經(jīng)驗(yàn)證,該濾波器達(dá)到了預(yù)期的濾波效果。設(shè)計(jì)了轉(zhuǎn)速及姿態(tài)角解算的DSP軟件程序。本文設(shè)計(jì)的姿態(tài)角及轉(zhuǎn)速傳感器,不僅達(dá)到了鐵餅飛行過(guò)程中姿態(tài)角及轉(zhuǎn)速的量程及精度要求,而且安裝方便、成本低廉。
【關(guān)鍵詞】：無(wú)陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)(GFSINS) 姿態(tài)角 轉(zhuǎn)速 姿態(tài)角解算誤差 DSP FPGA MATLAB/Simulink
【學(xué)位授予單位】：北方工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP212
【目錄】：

• 摘要3-4
• ABSTRACT4-9
• 第一章 緒論9-13
• 1.1 課題研究背景及意義9-10
• 1.2 研究現(xiàn)狀及發(fā)展趨勢(shì)10-12
• 1.2.1 國(guó)內(nèi)外研究現(xiàn)狀10-11
• 1.2.2 發(fā)展趨勢(shì)11-12
• 1.3 課題研究?jī)?nèi)容12-13
• 第二章 鐵餅轉(zhuǎn)速及姿態(tài)角的測(cè)量原理分析13-28
• 2.1 坐標(biāo)系的定義及坐標(biāo)變換13-15
• 2.1.1 坐標(biāo)系的定義13-14
• 2.1.2 坐標(biāo)系之間的變換14-15
• 2.2 載體非質(zhì)心處的比力方程15-17
• 2.3 鐵餅轉(zhuǎn)速及姿態(tài)角的測(cè)量原理17-22
• 2.3.1 鐵餅轉(zhuǎn)速測(cè)量原理17-18
• 2.3.2 鐵餅姿態(tài)角測(cè)量原理18-22
• 2.4 鐵餅轉(zhuǎn)速及姿態(tài)角仿真22-27
• 2.5 本章小結(jié)27-28
• 第三章 鐵餅姿態(tài)角及轉(zhuǎn)速傳感器的硬件系統(tǒng)設(shè)計(jì)28-50
• 3.1 系統(tǒng)硬件總體配置方案28
• 3.2 加速度計(jì)外圍電路設(shè)計(jì)28-29
• 3.3 磁傳感器29-33
• 3.3.1 磁阻傳感器的選擇29-30
• 3.3.2 磁傳感器的工作原理30-32
• 3.3.3 HMC1043置位/復(fù)位電路設(shè)計(jì)32-33
• 3.4 信號(hào)調(diào)理電路設(shè)計(jì)33-36
• 3.5 ADC模塊電路設(shè)計(jì)36-38
• 3.6 DSP及外圍電路設(shè)計(jì)38-42
• 3.6.1 DSP的選型38
• 3.6.2 DSP電源電路設(shè)計(jì)38-39
• 3.6.3 DSP時(shí)鐘及復(fù)位電路39-41
• 3.6.4 DSP存儲(chǔ)擴(kuò)展電路41-42
• 3.7 FPAG及外圍電路設(shè)計(jì)42-46
• 3.7.1 FPGA選型43-44
• 3.7.2 FPGA時(shí)鐘和復(fù)位電路設(shè)計(jì)44
• 3.7.3 FPGA與DSP的接口電路設(shè)計(jì)44-45
• 3.7.4 FPGA配置和編程電路設(shè)計(jì)45-46
• 3.8 驗(yàn)證平臺(tái)的搭建及測(cè)試46-49
• 3.9 本章小結(jié)49-50
• 第四章 FPGA功能模塊設(shè)計(jì)50-56
• 4.1 FPGA的開(kāi)發(fā)工具及設(shè)計(jì)流程50-51
• 4.2 FPGA數(shù)據(jù)采集功能方案設(shè)計(jì)51-52
• 4.3 ADC控制器設(shè)計(jì)52-54
• 4.4 異步FIFO設(shè)計(jì)54-55
• 4.5 本章小結(jié)55-56
• 第五章 DSP軟件設(shè)計(jì)56-65
• 5.1 DSP軟件開(kāi)發(fā)環(huán)境及開(kāi)發(fā)流程56-57
• 5.2 DSP系統(tǒng)初始化57-59
• 5.2.1 DSP鎖相環(huán)初始化57-58
• 5.2.2 DSP的EMIF接口初始化配置58-59
• 5.3 數(shù)字濾波器的設(shè)計(jì)59-64
• 5.3.1 數(shù)字濾波器的原理分析59-61
• 5.3.2 FIR濾波器設(shè)計(jì)及結(jié)果分析61-64
• 5.4 轉(zhuǎn)速及姿態(tài)角結(jié)算程序設(shè)計(jì)64
• 5.5 本章小結(jié)64-65
• 第六章 總結(jié)與展望65-67
• 6.1 總結(jié)65-66
• 6.2 展望66-67
• 參考文獻(xiàn)67-71
• 在學(xué)期間的研究成果71-72
• 致謝72

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前7條

1 杜玉曉;張浩騰;陳汶育;黃學(xué)彬;蔡振典;卓杰;;基于FPGA的高速多通道實(shí)時(shí)同步采集傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J];廣東工業(yè)大學(xué)學(xué)報(bào);2013年03期

2 羅宇鋒;劉勇;;基于捷聯(lián)慣性導(dǎo)航載體軌跡發(fā)生器的設(shè)計(jì)與仿真[J];科學(xué)技術(shù)與工程;2013年21期

3 唐玉發(fā);張合;劉建敬;;基于磁阻傳感器與加速度計(jì)復(fù)合的姿態(tài)角檢測(cè)技術(shù)[J];傳感器與微系統(tǒng);2013年01期

4 王偉國(guó);張振東;;基于FPGA的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)[J];聊城大學(xué)學(xué)報(bào)(自然科學(xué)版);2012年03期

5 曾凡鋒;張洋;;鐵餅數(shù)據(jù)分析系統(tǒng)中姿態(tài)計(jì)算方法的研究[J];網(wǎng)絡(luò)安全技術(shù)與應(yīng)用;2012年04期

6 游金川;秦永元;楊鵬翔;嚴(yán)恭敏;;捷聯(lián)慣導(dǎo)加速度計(jì)尺寸效應(yīng)誤差建模及其標(biāo)定[J];宇航學(xué)報(bào);2012年03期

7 渠晉;宋艷君;臧潔;程洪炳;;加速度計(jì)/磁強(qiáng)計(jì)無(wú)陀螺捷聯(lián)慣導(dǎo)姿態(tài)解算研究[J];電光與控制;2012年02期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 朱尊保;三軸加速度計(jì)標(biāo)定臺(tái)的結(jié)構(gòu)設(shè)計(jì)與研究[D];太原理工大學(xué);2015年

2 徐龍飛;基于FPGA的數(shù)據(jù)采集系統(tǒng)[D];中北大學(xué);2014年

3 朱建東;基于FPGA的捷聯(lián)慣性導(dǎo)航系統(tǒng)設(shè)計(jì)[D];長(zhǎng)春理工大學(xué);2014年

4 陳麗芬;磁阻式電子羅盤的應(yīng)用開(kāi)發(fā)及性能評(píng)價(jià)[D];太原理工大學(xué);2012年

5 王秀芝;無(wú)陀螺捷聯(lián)慣導(dǎo)算法在DSP上的實(shí)現(xiàn)研究[D];哈爾濱工程大學(xué);2012年

6 梅記敏;無(wú)陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)算法研究[D];哈爾濱工程大學(xué);2011年

7 楊敏;小型捷聯(lián)慣性導(dǎo)航系統(tǒng)研究[D];中南大學(xué);2010年

8 胡旭東;嵌入式無(wú)陀螺捷聯(lián)導(dǎo)航計(jì)算機(jī)的硬件設(shè)計(jì)與實(shí)現(xiàn)[D];哈爾濱工程大學(xué);2010年

9 劉國(guó)志;基于DSP/FPGA的捷聯(lián)慣性導(dǎo)航系統(tǒng)設(shè)計(jì)[D];大連理工大學(xué);2009年

10 張慧;無(wú)陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的姿態(tài)算法研究與實(shí)現(xiàn)[D];中北大學(xué);2009年

，

本文編號(hào)：531994