發(fā)布時(shí)間：2023-03-01 19:52

　　隨著大數(shù)據(jù)時(shí)代的到來(lái),人工智能高速發(fā)展,高效地完成圖的處理至關(guān)重要,圖計(jì)算作為一種專用于處理圖結(jié)構(gòu)數(shù)據(jù)的高性能計(jì)算模式,廣泛應(yīng)用于社交網(wǎng)絡(luò)、機(jī)器學(xué)習(xí)等各種領(lǐng)域中�，F(xiàn)場(chǎng)可編程門陣列(FPGA)擁有低功耗、可定制等特性,獲得理想能效的同時(shí)實(shí)現(xiàn)高并行處理,設(shè)計(jì)一個(gè)基于FPGA的專用圖計(jì)算引擎有重要現(xiàn)實(shí)意義�，F(xiàn)有的FPGA圖計(jì)算系統(tǒng)主要存在專用于單一圖算法的系統(tǒng)和通用圖計(jì)算系統(tǒng),專用于單一圖算法的系統(tǒng)過(guò)多依賴于算法的特性,而現(xiàn)有的通用圖計(jì)算系統(tǒng)沒有充分考慮到不同圖迭代的計(jì)算量之間的巨大差別,采用統(tǒng)一的計(jì)算框架完成整個(gè)圖計(jì)算過(guò)程,以通用處理器的方式來(lái)設(shè)計(jì)FPGA圖引擎,很難高效地完成圖計(jì)算任務(wù)并充分發(fā)揮FPGA并行處理能力�；贔PGA的Push-Pull雙模式圖計(jì)算系統(tǒng)(簡(jiǎn)稱FGPH)實(shí)現(xiàn)了全并行的Push-Pull混合模式處理機(jī)制,該機(jī)制采用執(zhí)行Push、Pull兩種處理方式的計(jì)算模式處理不同計(jì)算量的圖迭代,并實(shí)現(xiàn)FPGA片上計(jì)算單元的全并行執(zhí)行,消除了圖計(jì)算不同執(zhí)行階段間的時(shí)間損耗。FGPH采用計(jì)算模式切換預(yù)測(cè)策略,根據(jù)圖計(jì)算中數(shù)據(jù)單元狀態(tài)的運(yùn)行時(shí)特性來(lái)預(yù)測(cè)后續(xù)圖迭代的計(jì)算模式,并在不打斷...

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題背景
    1.2 課題研究動(dòng)機(jī)
    1.3 國(guó)內(nèi)外研究現(xiàn)狀
    1.4 論文研究?jī)?nèi)容
    1.5 論文組織結(jié)構(gòu)
2 基于FPGA的 Push-Pull雙模式圖計(jì)算系統(tǒng)設(shè)計(jì)
    2.1 設(shè)計(jì)目標(biāo)
    2.2 設(shè)計(jì)思路
    2.3 系統(tǒng)架構(gòu)與處理流程
    2.4 本章小結(jié)
3 基于FPGA的 Push-Pull雙模式圖計(jì)算系統(tǒng)的實(shí)現(xiàn)
    3.1 邊塊數(shù)據(jù)結(jié)構(gòu)
    3.2 混合計(jì)算模式執(zhí)行機(jī)制
    3.3 計(jì)算模式切換預(yù)測(cè)機(jī)制
    3.4 本章小結(jié)
4 系統(tǒng)測(cè)試與結(jié)果分析
    4.1 測(cè)試環(huán)境
    4.2 測(cè)試說(shuō)明
    4.3 系統(tǒng)測(cè)試
    4.4 本章小結(jié)
5 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
致謝
參考文獻(xiàn)
附錄1 攻讀學(xué)位期間被錄用的期刊論文
附錄2 攻讀學(xué)位期間參加的主要科研項(xiàng)目
附錄3 攻讀學(xué)位期間申請(qǐng)的國(guó)家發(fā)明專利



本文編號(hào)：3752136