【摘要】：LVDT(Linear Variable Differential Transformer)解調(diào)電路芯片是航空發(fā)動(dòng)機(jī)系統(tǒng)主控器的重要功能模塊之一,系統(tǒng)復(fù)雜度的提升和芯片制造加工深亞微米工藝的不斷改進(jìn),使得該芯片越來越容易受到各種故障的影響。為了提高航空發(fā)動(dòng)機(jī)控制系統(tǒng)的整體可靠性,迫切需要配備有效的故障在線檢測(cè)模塊,同時(shí)在芯片的設(shè)計(jì)階段就需要考慮測(cè)試方法的有效施加。因此,本文研究了基于軟件自測(cè)試SBST(Software-Based-Self-Test)的LVDT解調(diào)電路在線測(cè)試方法。在分析了現(xiàn)有集成電路芯片在線測(cè)試方法的基礎(chǔ)上,本文提出了一種基于軟件自測(cè)試的測(cè)試結(jié)構(gòu),所添加的微處理器用于施加測(cè)試向量、控制測(cè)試流程、采集測(cè)試響應(yīng)以及在線測(cè)試診斷,測(cè)試調(diào)度程序存于處理器的ROM,而相關(guān)的測(cè)試激勵(lì)和理想響應(yīng)數(shù)據(jù)存于RAM中�；谖⑻幚砥鞯闹噶�,所編寫的測(cè)試控制及測(cè)試調(diào)度程序可實(shí)現(xiàn)對(duì)LVDT解調(diào)電路的各個(gè)功能模塊的在線測(cè)試。為了實(shí)現(xiàn)規(guī)模小、故障覆蓋率高的測(cè)試數(shù)據(jù),除存儲(chǔ)器模塊采用了改進(jìn)的March C+算法,其他被測(cè)功能模塊的測(cè)試數(shù)據(jù)生成均采用了ATPG工具軟件TetraMAX。該基于SBST的測(cè)試結(jié)構(gòu)具有良好的擴(kuò)展性和靈活性,可適應(yīng)被測(cè)LVDT芯片的功能設(shè)計(jì)和性能參數(shù)的調(diào)整。此外,針對(duì)在線測(cè)試結(jié)構(gòu)的核心單元處理器模塊,本文提出了一種基于SBST的微處理器自測(cè)試方法。根據(jù)每個(gè)子模塊的功能針對(duì)性進(jìn)行測(cè)試生成,底層故障模型能夠通過相應(yīng)的處理器指令程序得到測(cè)試。基于該在線測(cè)試方法,構(gòu)建了基于SBST的LVDT解調(diào)器原型電路,并采用濾波器、控制器等模塊為被測(cè)電路,仿真了SBST的動(dòng)態(tài)測(cè)試流程,通過Design Complier等EDA軟件和基于Spartan6 FPGA的自開發(fā)硬件仿真平臺(tái)驗(yàn)證了在線測(cè)試電路功能,并給出了性能分析。
[Abstract]:The LVDT (Linear Variable Differential Transformer) demodulation circuit chip is one of the important function modules of the main controller of the aero-engine system. This makes the chip more and more vulnerable to various failures. In order to improve the overall reliability of the aero-engine control system, it is urgent to equip an effective on-line fault detection module and to consider the effective application of the test method in the design phase of the chip. Therefore, the online testing method of LVDT demodulation circuit based on software self-test SBST (Software-Based-Self-Test) is studied in this paper. Based on the analysis of the existing on-line testing methods for IC chips, a testing structure based on software self-testing is proposed in this paper. The added microprocessor is used to apply the test vector and control the test flow. The test scheduler is stored in the ROM, of the processor while the test excitation and ideal response data are stored in the RAM. Based on the instruction of microprocessor, the test control and test scheduling program can realize the on-line test of each function module of LVDT demodulation circuit. In order to realize the test data with small scale and high fault coverage, except for the memory module which adopts the improved March C algorithm, the test data of the other function modules are generated by the ATPG tool software TetraMAX.. The test structure based on SBST has good expansibility and flexibility, and it can adapt to the function design and performance parameter adjustment of LVDT chip under test. In addition, a microprocessor self-testing method based on SBST is proposed for the core unit processor module of on-line testing architecture. According to the function of each sub-module, the underlying fault model can be tested by the corresponding processor instruction program. Based on the on-line testing method, the prototype circuit of LVDT demodulator based on SBST is constructed, and the dynamic test flow of SBST is simulated by using filter, controller and other modules as the circuit to be tested. The function of on-line test circuit is verified by EDA software such as Design Complier and self-developed hardware simulation platform based on Spartan6 FPGA, and the performance analysis is given.
【學(xué)位授予單位】：南京航空航天大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：V233.7

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 蔣志濤;劉品寬;溫志杰;;基于LVDT和SGS的微定位嵌入式控制系統(tǒng)[J];儀表技術(shù)與傳感器;2011年08期

2 鄒明虎;姜樹和;閆軍;陳力;;基于偽窮舉測(cè)試法的雷達(dá)板級(jí)電路故障診斷[J];測(cè)試技術(shù)學(xué)報(bào);2011年04期

3 馮歡歡;吳旭光;肖鼎新;吳祥;;高精密圓度儀的研究與設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2011年03期

4 陳智勇;;基于FPGA的流水線微處理器設(shè)計(jì)[J];微計(jì)算機(jī)信息;2009年05期

5 陳文智;姜振宇;吳帆;;基于MIPS體系的擴(kuò)展指令融合技術(shù)[J];計(jì)算機(jī)學(xué)報(bào);2008年11期

6 黃旺華;李振坤;劉怡俊;黃靜怡;;基于FPGA流水線RISC微處理器的設(shè)計(jì)[J];微計(jì)算機(jī)信息;2008年14期

7 陳明靜,向東;基于掃描森林的BIST策略[J];計(jì)算機(jī)工程與科學(xué);2005年04期

8 袁丹壽,黃瓊珍,戎蒙恬;基于MIPS核的片上系統(tǒng)總線控制器設(shè)計(jì)[J];計(jì)算機(jī)工程與應(yīng)用;2004年36期

9 徐磊,孫義和,陳弘毅;基于掃描的低測(cè)試功耗結(jié)構(gòu)設(shè)計(jì)[J];計(jì)算機(jī)研究與發(fā)展;2001年12期

相關(guān)博士學(xué)位論文 前1條

1 談恩民;數(shù)字電路BIST設(shè)計(jì)中的優(yōu)化技術(shù)[D];上海交通大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 尹娟;MIPS處理器目標(biāo)代碼生成實(shí)現(xiàn)和相關(guān)優(yōu)化技術(shù)的研究[D];南京航空航天大學(xué);2014年

2 江麗君;數(shù)字集成電路故障模型研究及故障注入平臺(tái)設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2013年

3 張q琨;基于BIST的FPGA內(nèi)部延時(shí)故障測(cè)試方法的研究與應(yīng)用[D];西安電子科技大學(xué);2011年

4 李常;嵌入式MIPS微處理器設(shè)計(jì)[D];清華大學(xué);2010年

5 李蕙;數(shù)字電路橋接故障的測(cè)試與診斷[D];浙江大學(xué);2010年

6 申明遠(yuǎn);32位MIPS構(gòu)架的流水線的邏輯設(shè)計(jì)[D];西安電子科技大學(xué);2008年

7 辛建宏;基于32位MIPS指令集的ALU及CP0模塊的設(shè)計(jì)[D];西安電子科技大學(xué);2008年

8 薛勃;32位MIPS處理器研究及其軟硬件建模[D];上海交通大學(xué);2007年

9 李靜梅;基于MIPS處理器的分支預(yù)測(cè)機(jī)制的研究與設(shè)計(jì)[D];哈爾濱工程大學(xué);2007年

10 鄧禹丹;數(shù)字電路測(cè)試生成平臺(tái)研究與可測(cè)性設(shè)計(jì)的應(yīng)用[D];南京航空航天大學(xué);2007年

，

本文編號(hào)：2327520