本文關(guān)鍵詞：量子存儲(chǔ)板高速數(shù)據(jù)傳輸接口關(guān)鍵技術(shù)研究

  更多相關(guān)文章： 量子科學(xué)實(shí)驗(yàn)衛(wèi)星 量子存儲(chǔ)板 USB3.0 PCIe TLK2711

【摘要】：量子通信是繼光子和電子之后新一代通信技術(shù),具有絕對(duì)安全的特點(diǎn),是解決信息安全問題的重要手段。目前科學(xué)界普遍認(rèn)為,通過衛(wèi)星中轉(zhuǎn)方式進(jìn)行遠(yuǎn)距離量子通信是實(shí)現(xiàn)全球范圍內(nèi)保密通信的最佳方法。中國(guó)研制“量子科學(xué)實(shí)驗(yàn)衛(wèi)星”是人類為建立全球化量子通信網(wǎng)絡(luò)的一次重大探索。“量子存儲(chǔ)板”作為“量子科學(xué)實(shí)驗(yàn)衛(wèi)星”的重要組成部分,將直接影響到“量子科學(xué)實(shí)驗(yàn)衛(wèi)星”的工作性能。因此,研制“量子存儲(chǔ)板”的專用測(cè)試設(shè)備具有重要的應(yīng)用價(jià)值。本文根據(jù)“量子存儲(chǔ)板”的測(cè)試要求,研制了專用測(cè)試設(shè)備,實(shí)現(xiàn)了對(duì)“量子存儲(chǔ)板”功能、性能和穩(wěn)定性等方面的測(cè)試。測(cè)試設(shè)備主要由電源模塊、USB3.0模塊、PCIe模塊、DDR2數(shù)據(jù)緩沖模塊、內(nèi)部高速總線模塊、TLK2711模塊、USB轉(zhuǎn)串口模塊、FPGA控制模塊和上位機(jī)軟件組成。該測(cè)試設(shè)備通過TLK2711和RS422與“量子存儲(chǔ)板”對(duì)接完成數(shù)據(jù)和指令的傳輸,通過USB3.0和PCIe接口實(shí)現(xiàn)測(cè)試設(shè)備與計(jì)算機(jī)之間數(shù)據(jù)的高速傳輸,通過USB轉(zhuǎn)串口模塊實(shí)現(xiàn)指令和遙測(cè)等低速數(shù)據(jù)的傳輸,通過上位機(jī)軟件實(shí)現(xiàn)對(duì)測(cè)試設(shè)備的控制和數(shù)據(jù)的處理、存儲(chǔ)。本文根據(jù)設(shè)計(jì)方案,分別從硬件設(shè)計(jì)、FPGA程序設(shè)計(jì)和MFC上位機(jī)軟件設(shè)計(jì)等幾個(gè)方面詳細(xì)介紹了測(cè)試設(shè)備的設(shè)計(jì)與實(shí)現(xiàn)。為了驗(yàn)證系統(tǒng)的功能和性能,對(duì)測(cè)試設(shè)備作出了測(cè)試,主要包括USB3.0模塊、DDR2數(shù)據(jù)緩沖模塊、PCIe模塊、TLK2711模塊和USB轉(zhuǎn)串口模塊測(cè)試,測(cè)試設(shè)備在量子通信模式、離散模式和BULK模式下數(shù)據(jù)傳輸測(cè)試,上位機(jī)軟件的數(shù)據(jù)處理、存儲(chǔ)和遙測(cè)解析等功能測(cè)試。測(cè)試結(jié)果表明,本文研制的測(cè)試設(shè)備滿足“量子存儲(chǔ)板”的測(cè)試要求,實(shí)現(xiàn)了預(yù)期目標(biāo)。
【關(guān)鍵詞】：量子科學(xué)實(shí)驗(yàn)衛(wèi)星 量子存儲(chǔ)板 USB3.0 PCIe TLK2711
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TP334.7;TN918
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 第1章 緒論9-13
• 1.1 課題背景及研究的目的和意義9-10
• 1.2 國(guó)內(nèi)外研究的發(fā)展及現(xiàn)狀分析10-12
• 1.2.1 高速數(shù)據(jù)傳輸技術(shù)發(fā)展現(xiàn)狀10
• 1.2.2 總線技術(shù)發(fā)展現(xiàn)狀10-11
• 1.2.3 數(shù)據(jù)存儲(chǔ)技術(shù)發(fā)展現(xiàn)狀11-12
• 1.3 本文的主要研究?jī)?nèi)容及結(jié)構(gòu)12-13
• 第2章 測(cè)試設(shè)備總體設(shè)計(jì)方案13-20
• 2.1 測(cè)試設(shè)備硬件設(shè)計(jì)方案13-15
• 2.2 基于PCIe接口的高速數(shù)據(jù)傳輸方案15-16
• 2.3 基于USB3.0 接口的高速數(shù)據(jù)傳輸方案16-18
• 2.4 測(cè)試設(shè)備軟件設(shè)計(jì)方案18-19
• 2.5 本章小結(jié)19-20
• 第3章 測(cè)試設(shè)備硬件設(shè)計(jì)20-41
• 3.1 高速數(shù)據(jù)傳輸板卡設(shè)計(jì)20-34
• 3.1.1 電源模塊設(shè)計(jì)20-24
• 3.1.2 USB3.0 模塊設(shè)計(jì)24-26
• 3.1.3 PCIe模塊設(shè)計(jì)26-28
• 3.1.4 DDR2數(shù)據(jù)緩沖模塊設(shè)計(jì)28-30
• 3.1.5 內(nèi)部高速總線模塊設(shè)計(jì)30-31
• 3.1.6 FPGA控制模塊設(shè)計(jì)31-34
• 3.2 量子通信連接板卡設(shè)計(jì)34-37
• 3.2.1 電源模塊設(shè)計(jì)34-35
• 3.2.2 TLK2711模塊設(shè)計(jì)35-36
• 3.2.3 FPGA控制模塊設(shè)計(jì)36-37
• 3.2.4 其它電路設(shè)計(jì)37
• 3.3 USB轉(zhuǎn)串口模塊設(shè)計(jì)37-40
• 3.4 本章小節(jié)40-41
• 第4章 測(cè)試設(shè)備軟件設(shè)計(jì)41-61
• 4.1 高速數(shù)據(jù)傳輸板卡FPGA程序設(shè)計(jì)41-53
• 4.1.1 USB3.0 模塊FPGA程序設(shè)計(jì)42-45
• 4.1.2 PCIe模塊FPGA程序設(shè)計(jì)45-50
• 4.1.3 DDR2數(shù)據(jù)緩沖模塊FPGA程序設(shè)計(jì)50-53
• 4.1.4 內(nèi)部高速總線模塊FPGA程序設(shè)計(jì)53
• 4.2 量子通信連接板卡FPGA程序設(shè)計(jì)53-56
• 4.2.1 TLK2711模塊FPGA程序設(shè)計(jì)54
• 4.2.2 Nios II模塊程序設(shè)計(jì)54-56
• 4.3 測(cè)試設(shè)備上位機(jī)軟件設(shè)計(jì)56-60
• 4.4 本章小結(jié)60-61
• 第5章 測(cè)試結(jié)果與分析61-71
• 5.1 通信接口測(cè)試61-66
• 5.1.1 USB3.0 模塊測(cè)試61-63
• 5.1.2 PCIe模塊測(cè)試63-64
• 5.1.3 TLK2711模塊測(cè)試64-65
• 5.1.4 USB轉(zhuǎn)串口模塊測(cè)試65-66
• 5.2 系統(tǒng)測(cè)試66-70
• 5.2.1 量子通信模式測(cè)試66-67
• 5.2.2 離散模式測(cè)試67-68
• 5.2.3 BULK模式測(cè)試68
• 5.2.4 遙測(cè)解析測(cè)試68-70
• 5.3 本章小結(jié)70-71
• 結(jié)論71-73
• 參考文獻(xiàn)73-77
• 攻讀碩士學(xué)位期間發(fā)表的論文及其它成果77-79
• 致謝79

，

本文編號(hào)：796363