天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當(dāng)前位置:主頁 > 科技論文 > 信息工程論文 >

高速LDPC編譯碼器的設(shè)計與FPGA實現(xiàn)

發(fā)布時間:2017-08-25 14:21

  本文關(guān)鍵詞:高速LDPC編譯碼器的設(shè)計與FPGA實現(xiàn)


  更多相關(guān)文章: QC-LDPC FPGA 高速 偏移最小和算法


【摘要】:移動通信技術(shù)日新月異的發(fā)展改變了人們的生活方式,人們?nèi)找嬖鲩L的個人通信需求和未來更加復(fù)雜的通信環(huán)境對新一代的通信系統(tǒng)提出了新的挑戰(zhàn)。信道編碼技術(shù)可以顯著改善通信系統(tǒng)性能,提高通信系統(tǒng)容量。在高速通信系統(tǒng)中,LDPC碼常常作為優(yōu)秀的糾錯碼選擇方案,高速LDPC編譯碼器的設(shè)計具有較高的工程價值,特別是Gbps級別吞吐量的LDPC編譯碼器的設(shè)計實現(xiàn)工作。本文首先介紹了LDPC碼的基本概念及表示方法,從LDPC碼的結(jié)構(gòu)引出QC-LDPC碼并通過分析QC-LDPC碼的特點討論其優(yōu)勢和應(yīng)用問題。依據(jù)課題背景,研究了針對WiMax協(xié)議中的QC-LDPC碼的編碼算法,通過介紹并比較分析傳統(tǒng)的編碼算法和Efficient編碼算法,本文選擇適合WiMax協(xié)議中LDPC碼的Efficient編碼算法。在編碼器的設(shè)計中,本文采用乒乓操作和流水線結(jié)構(gòu),提高編碼器的數(shù)據(jù)處理能力,實現(xiàn)了高速LDPC編碼器。為了實現(xiàn)高速LDPC譯碼器,本文從譯碼算法和譯碼器實現(xiàn)結(jié)構(gòu)兩方面進(jìn)行研究。首先對現(xiàn)有的譯碼優(yōu)化算法進(jìn)行介紹并比較分析,在譯碼性能和硬件實現(xiàn)復(fù)雜度之間進(jìn)行折衷,選擇偏移最小和算法作為譯碼算法,并對偏移最小和算法的關(guān)鍵參數(shù)進(jìn)行全面仿真,確定了譯碼算法的量化方案,最大迭代次數(shù)以及偏移量因子。在LDPC譯碼器的實現(xiàn)結(jié)構(gòu)方面,本文研究分析了全并行結(jié)構(gòu),全串行結(jié)構(gòu)和部分并行結(jié)構(gòu)。結(jié)合WiMax協(xié)議中QC-LDPC碼的特點選擇部分并行結(jié)構(gòu)作為譯碼器的實現(xiàn)結(jié)構(gòu)。在實現(xiàn)譯碼器的設(shè)計中,本文采用乒乓操作實現(xiàn)了兩個碼字同時譯碼,通過運用流水線技術(shù)提高了數(shù)據(jù)的處理能力,從而提高了單路譯碼器的吞吐率。最后本文在課題提供的Xilinx公司XC7VX690T板子上實現(xiàn)了高速LDPC編譯碼器。其中選擇的碼型為802.16標(biāo)準(zhǔn)中的碼長為2304,碼率為的LDPC碼,編碼器的工作時鐘頻率為184.4MHz,吞吐率為8.14Gbps;單路LDPC譯碼器的工作時鐘頻率為184.4MHz,吞吐率為358Mbps。
【關(guān)鍵詞】:QC-LDPC FPGA 高速 偏移最小和算法
【學(xué)位授予單位】:電子科技大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2016
【分類號】:TN911.22;TN791
【目錄】:
  • 摘要5-6
  • abstract6-15
  • 第一章 緒論15-19
  • 1.1 課題背景15-16
  • 1.2 LDPC碼的歷史及研究現(xiàn)狀16-17
  • 1.3 本文內(nèi)容安排17-19
  • 第二章 LDPC碼基礎(chǔ)理論19-26
  • 2.1 LDPC碼定義及其表示方法19-21
  • 2.1.1 校驗矩陣表示法19-20
  • 2.1.2 Tanner圖表示法20-21
  • 2.2 LDPC碼的構(gòu)造方法21-23
  • 2.2.1 隨機化構(gòu)造法21
  • 2.2.2 結(jié)構(gòu)化構(gòu)造法21-23
  • 2.3 QC-LDPC碼23-25
  • 2.3.1 QC-LDPC碼的定義23
  • 2.3.2 QC-LDPC碼的優(yōu)勢23-24
  • 2.3.3 802.16e標(biāo)準(zhǔn)中的QC-LDPC碼24-25
  • 2.4 本章小結(jié)25-26
  • 第三章 高速LDPC編碼器設(shè)計26-36
  • 3.1 LDPC編碼算法26-28
  • 3.1.1 傳統(tǒng)編碼算法26-27
  • 3.1.2 Efficient編碼算法27-28
  • 3.2 高速LDPC編碼器的FPGA實現(xiàn)設(shè)計28-35
  • 3.2.1 高速LDPC編碼器的數(shù)據(jù)輸入輸出格式28-29
  • 3.2.2 高速LDPC編碼器FPGA的實現(xiàn)設(shè)計29-30
  • 3.2.3 高速LDPC編碼器各子模塊的詳細(xì)設(shè)計30-35
  • 3.2.3.1 barrel_shifter模塊:30-31
  • 3.2.3.2 matrix_f1f2_calc模塊31-32
  • 3.2.3.3 fs_f3f4_proc模塊32-33
  • 3.2.3.4 matrix_f5_calc模塊33-34
  • 3.2.3.5 fs_p2_proc模塊34-35
  • 3.3 本章小結(jié)35-36
  • 第四章 高速LDPC譯碼器設(shè)計36-65
  • 4.1 LDPC譯碼算法36-44
  • 4.1.1 概率域的BP譯碼算法37-39
  • 4.1.2 對數(shù)似然比域內(nèi)的BP譯碼算法39-41
  • 4.1.3 最小和譯碼算法41-43
  • 4.1.4 譯碼算法比較分析43-44
  • 4.2 高速LDPC譯碼器關(guān)鍵參數(shù)仿真和方案設(shè)計44-47
  • 4.2.1 最大迭代次數(shù)的仿真與設(shè)計44-45
  • 4.2.2 量化方案的仿真與設(shè)計45-46
  • 4.2.3 偏移因子的仿真與設(shè)計46-47
  • 4.3 高速LDPC譯碼器實現(xiàn)結(jié)構(gòu)分析與選擇47-52
  • 4.3.1 串行結(jié)構(gòu)47-49
  • 4.3.1.1 基于校驗節(jié)點的全串行結(jié)構(gòu)47-49
  • 4.3.1.2 基于變量節(jié)點的全串行譯碼調(diào)度算法49
  • 4.3.2 全并行結(jié)構(gòu)49-50
  • 4.3.3 部分并行結(jié)構(gòu)50-51
  • 4.3.4 三種實現(xiàn)結(jié)構(gòu)的比較選擇51-52
  • 4.4 高速LDPC譯碼器的FPGA設(shè)計52-64
  • 4.4.1 高速LDPC譯碼器的FPGA整體設(shè)計52-54
  • 4.4.2 LDPC高速譯碼器各個子模塊的詳細(xì)設(shè)計54-64
  • 4.4.2.1 ldpc_top模塊54-55
  • 4.4.2.2 llrram模塊55
  • 4.4.2.3 ldpc_ctrl模塊55-57
  • 4.4.2.4 ldpc_pes模塊57-62
  • 4.4.2.5 ldpc_checkrams模塊62
  • 4.4.2.6 ldpc_rd_rom模塊62-63
  • 4.4.2.7 ldpc_circ_shift模塊63-64
  • 4.4.2.8 ldpc_convs模塊64
  • 4.5 本章小結(jié)64-65
  • 第五章 高速LDPC編譯碼器的驗證與性能分析65-78
  • 5.1 LDPC編譯碼器的仿真整體方案以及平臺介紹65-69
  • 5.1.1 LDPC編譯碼器功能仿真驗證方案及平臺65-66
  • 5.1.2 LDPC編譯碼器板級驗證方案及平臺66-69
  • 5.2 LDPC編譯碼器的仿真驗證與測試結(jié)果69-72
  • 5.2.1 LDPC編碼器的功能仿真驗證結(jié)果69-70
  • 5.2.2 LDPC譯碼器功能仿真的驗證結(jié)果70-72
  • 5.3 LDPC編譯碼器的綜合布局布線以及靜態(tài)時序分析72-73
  • 5.4 LDPC編譯碼器的板級驗證結(jié)果73-76
  • 5.4.1 LDPC編碼器的板級驗證結(jié)果73-75
  • 5.4.2 LDPC譯碼器的板級驗證結(jié)果75-76
  • 5.5 LDPC編譯碼器的吞吐率分析76-77
  • 5.5.1 LDPC編碼器的吞吐率分析76
  • 5.5.2 LDPC譯碼器的吞吐率分析76-77
  • 5.6 本章小結(jié)77-78
  • 第六章 總結(jié)與展望78-80
  • 6.1 工作總結(jié)78-79
  • 6.2 研究展望79-80
  • 致謝80-81
  • 參考文獻(xiàn)81-84
  • 攻讀碩士期間取得的與學(xué)位論文相關(guān)的研究成果84-85

【相似文獻(xiàn)】

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 王鳴洲;高速LDPC編譯碼器的設(shè)計與FPGA實現(xiàn)[D];電子科技大學(xué);2016年

2 朱祥;Turbo、LDPC編譯碼研究及LDPC碼譯碼實現(xiàn)[D];南京航空航天大學(xué);2007年

3 李峰;數(shù)字電視中的RS譯碼器及LDPC編譯碼器設(shè)計與硬件實現(xiàn)[D];電子科技大學(xué);2008年

,

本文編號:737132

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/737132.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶f7ffa***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com