本文關(guān)鍵詞：基于ZYNQ的AES算法的高性能實現(xiàn)

  更多相關(guān)文章： AES ZYNQ AXI SoC

【摘要】：AES(Advanced Encryption Standard),在密碼學中又稱Rijndael加密法,是美國聯(lián)邦政府采用的一種區(qū)塊加密標準,用于取代原先的DES(Data Encryption Standard),已被多方分析且廣為全世界所使用。AES由美國國家標準與技術(shù)研究院(NIST)于2001年發(fā)布,并在2002年5月26日成為有效的標準,已成為對稱密鑰中最流行的算法之一。AES算法的實現(xiàn)有多種方式：軟件實現(xiàn)比較靈活,通用性強,便于應(yīng)用到各種場合；硬件實現(xiàn)能獲得更高的性能,可以滿足許多應(yīng)用的要求。本文選擇使用一種新型的SoC——Xilinx的ZYNQ器件實現(xiàn)AES算法。ZYNQ為雙核架構(gòu),其PS(Processing System)側(cè)可運行操作系統(tǒng),執(zhí)行軟件程序,完成各種任務(wù),PL(Programmable Logic)側(cè)可完成AES算法的優(yōu)化和加速,提供給PS側(cè)使用,雙方通過高性能的AXI總線進行數(shù)據(jù)交互。由于ZYNQ架構(gòu)的優(yōu)勢,與以往的設(shè)計相比,本設(shè)計同時具備了軟件實現(xiàn)的通用性和硬件實現(xiàn)的高性能。本文首先研究AES算法結(jié)構(gòu),對算法中多次使用的子模塊進行深入分析,對關(guān)鍵模塊字節(jié)替換和列混淆做了優(yōu)化,采用VIVADO開發(fā)工具,使用VHDL硬件描述語言完成AES算法的設(shè)計輸入、功能測試、時序仿真。然后將設(shè)計的AES算法封裝為符合AXI總線協(xié)議的IP核,實現(xiàn)設(shè)計復(fù)用。AES算法IP可集成到PL側(cè),作為標準AXI流模塊供PS側(cè)軟件程序調(diào)用。在各模塊仿真正確的基礎(chǔ)上,將AES算法IP集成到系統(tǒng)工程中,在ZedBoard開發(fā)板上完成了最終實際測試,通過AES算法IP和AES計算平臺兩者的結(jié)果對比驗證了設(shè)計的正確性。最后給出了AES算法的性能分析和資源占用,結(jié)果表明本設(shè)計性能優(yōu)異。本設(shè)計使用了1844個SliceLUTs、803個Slice Registers和2個Block RAMs,加密吞吐率達到了1828Mbps,解密吞吐率達到了1066Mbps,可以滿足大多數(shù)應(yīng)用的加解密任務(wù)要求。
【關(guān)鍵詞】：AES ZYNQ AXI SoC
【學位授予單位】：北京交通大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN918.4
【目錄】：

• 致謝5-6
• 摘要6-7
• ABSTRACT7-10
• 1 引言10-15
• 1.1 研究背景及意義10-11
• 1.2 相關(guān)技術(shù)的發(fā)展歷史與研究現(xiàn)狀11-12
• 1.2.1 數(shù)據(jù)加密標準DES11-12
• 1.2.2 高級加密標準AES12
• 1.3 AES算法的研究現(xiàn)狀12-14
• 1.4 論文主要內(nèi)容和章節(jié)安排14-15
• 2 AES算法介紹15-27
• 2.1 基本特點15-16
• 2.2 算法子模塊16-22
• 2.2.1 有限域上的計算17-18
• 2.2.2 字節(jié)替換與逆字節(jié)替換18-20
• 2.2.3 行位移與逆行位移20
• 2.2.4 列混淆與逆列混淆20-21
• 2.2.5 輪密鑰加21-22
• 2.3 AES加解密流程22-25
• 2.4 密鑰擴展25-26
• 2.5 本章小結(jié)26-27
• 3 設(shè)計平臺介紹27-34
• 3.1 ZYNQ介紹27-32
• 3.1.1 SoC發(fā)展27-28
• 3.1.2 ZYNQ內(nèi)部架構(gòu)28-30
• 3.1.3 ZYNQ片內(nèi)總線30-32
• 3.2 ZedBoard介紹32-33
• 3.3 本章小結(jié)33-34
• 4 AES算法的ZYNQ實現(xiàn)34-50
• 4.1 AES算法IP接口定義35-39
• 4.1.1 AXI-Stream接口35-37
• 4.1.2 AES算法IP接口信號37-39
• 4.2 AES算法IP總體結(jié)構(gòu)39-41
• 4.2.1 IF接口模塊40
• 4.2.2 控制單元模塊40
• 4.2.3 加密模塊40-41
• 4.2.4 解密模塊41
• 4.2.5 密鑰擴展模塊41
• 4.3 AES算法的流水線結(jié)構(gòu)41-44
• 4.4 系統(tǒng)子模塊設(shè)計44-49
• 4.4.1 字節(jié)替換與逆字節(jié)替換的設(shè)計45-46
• 4.4.2 列混淆與逆列混淆的設(shè)計46-49
• 4.4.3 密鑰擴展的設(shè)計49
• 4.5 本章小結(jié)49-50
• 5 AES算法IP的驗證和性能分析50-61
• 5.1 子模塊的仿真驗證50-55
• 5.1.1 加密模塊仿真50-51
• 5.1.2 解密模塊仿真51-53
• 5.1.3 密鑰擴展模塊仿真53-54
• 5.1.4 AES算法模塊仿真54-55
• 5.2 AES算法IP的驗證55-59
• 5.2.1 仿真驗證55-56
• 5.2.2 開發(fā)平臺在線驗證56-59
• 5.3 AES算法IP的性能分析59-60
• 5.4 本章小結(jié)60-61
• 6 總結(jié)和展望61-63
• 6.1 總結(jié)61
• 6.2 展望61-63
• 參考文獻63-66
• 作者簡歷及攻讀碩士學位期間取得的研究成果66-68
• 學位論文數(shù)據(jù)集68

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 曹曉麗;王愛強;;AES算法研究[J];洛陽師范學院學報;2011年08期

2 崔國華,唐國富,洪帆;AES算法的實現(xiàn)研究[J];計算機應(yīng)用研究;2004年08期

3 李銀;金晨輝;;適合AES算法硬件實現(xiàn)的新S盒[J];計算機應(yīng)用;2007年04期

4 王紅珍;張根耀;李竹林;;AES算法及安全性研究[J];信息技術(shù);2011年09期

5 章登義,毛從武,李永忠;AES算法及其在DSP中優(yōu)化實現(xiàn)[J];計算機工程與科學;2005年09期

6 謝孝青;高琳;;基于結(jié)構(gòu)共享和多級流水線的AES算法硬件實現(xiàn)[J];電子科技;2009年03期

7 王樞;;基于十進制改進的AES算法研究[J];電腦知識與技術(shù);2011年20期

8 徐卉;;WLAN數(shù)據(jù)加密技術(shù)中AES算法的分析與改進[J];電腦知識與技術(shù);2009年03期

9 丁漢吉;何蕾;阮樹驊;;AES算法研究及實現(xiàn)分析[J];網(wǎng)絡(luò)安全技術(shù)與應(yīng)用;2007年11期

10 肖媛媛;;防火墻AES算法分析設(shè)計[J];山東紡織經(jīng)濟;2009年01期

中國重要會議論文全文數(shù)據(jù)庫 前2條

1 劉晶;;基于改進AES算法對數(shù)字圖書館文檔加密的研究[A];華北地區(qū)高校圖協(xié)第二十四屆學術(shù)年會論文（文章）匯編[C];2010年

2 禹金璐;龍翔;高小鵬;;支持變長密鑰的AES算法的FPGA實現(xiàn)[A];2007北京地區(qū)高校研究生學術(shù)交流會通信與信息技術(shù)會議論文集（上冊）[C];2008年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 于巖;基于FPGA的AES算法研究與應(yīng)用[D];黑龍江大學;2015年

2 胡文振;基于ZYNQ的AES算法的高性能實現(xiàn)[D];北京交通大學;2016年

3 薛小鈴;基于FPGA的AES算法的設(shè)計與實現(xiàn)[D];福州大學;2011年

4 裴瑩;基于OpenCL的AES算法的多線程并行實現(xiàn)[D];吉林大學;2012年

5 王張亙;智能卡中抗邊信道攻擊的AES算法的軟件實現(xiàn)[D];重慶大學;2014年

6 黃曉泓;基于AES算法的硬件功能保護的驗證和FPGA實現(xiàn)[D];華南理工大學;2010年

7 郭自豪;一種適合營級以下單位使用的AES算法的FPGA實現(xiàn)[D];西安電子科技大學;2012年

8 代大勇;AES算法及其DSP實現(xiàn)[D];哈爾濱工業(yè)大學;2008年

9 師攀攀;基于多核的AES算法的并行優(yōu)化與實現(xiàn)[D];鄭州大學;2012年

10 林娟娟;基于FPGA的AES算法優(yōu)化與設(shè)計研究[D];西南交通大學;2012年

，

本文編號：721587