數(shù)字波束成形的硬件設(shè)計與測試
【文章頁數(shù)】:76 頁
【學位級別】:碩士
【部分圖文】:
圖3-2模擬前端設(shè)計電路圖
緩沖器之類ADC,那么它的輸入阻抗就是一個固定值。在不帶內(nèi)緩沖器的情況下,要確定它的輸入阻抗可以通過數(shù)據(jù)表查看對應(yīng)的輸入頻率所對應(yīng)的的阻抗,相對而言帶緩沖器的情況下,確定它的輸入阻抗就簡單多了,輸入阻抗會表示在ADC內(nèi)部的結(jié)構(gòu)中[16]。(3)選擇變壓器和無源器件,使其與負載阻抗....
圖3-4DAC后端設(shè)計
電子科技大學碩士學位論文223.2.1.2DAC后端電路設(shè)計同ADC前端設(shè)計的重要性一樣,DAC后端電路是信號發(fā)射的唯一路徑,這部分電路設(shè)計不好也會大量噪聲引入發(fā)射信號,導致發(fā)射端的信號受到干擾,進而導致下級接收端的信噪比變差,所以這部分電路設(shè)計的好壞將對保障發(fā)射指標起關(guān)鍵作用[....
圖3-6功分電路單元設(shè)計
堋T詬咚俚緶飛杓浦校?匾??瘓褪親齪米榪蠱ヅ洌?郵斬擻敕⑺投思淶拇??線上如果出現(xiàn)阻抗不匹配,這樣不穩(wěn)定的狀態(tài)就會表現(xiàn)輸出的電流信號上,就會引起信號在接收端反射,這個反射信號將傳回信號發(fā)射端并再次反射回來,將會導致產(chǎn)生震蕩,而震蕩會在信號的上升沿和下降沿表現(xiàn)出影響,可能會導致延時....
圖4-3配置界面
電子科技大學碩士學位論文36計算出信納比后,根據(jù)公式4-3計算出ADC的有效位數(shù),ENOBSINAD1.76/6.02(4-3)測試時,首先通過軟件設(shè)置一個接收頻率,然后對不同輸入頻率下的信號測試其信噪比,并根據(jù)SNR值計算出ADC有效位數(shù)(ENOB),測試完成后,并檢查是否符合....
本文編號:3941849
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/3941849.html