數(shù)字波束成形的硬件設(shè)計(jì)與測(cè)試
【文章頁數(shù)】:76 頁
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖3-2模擬前端設(shè)計(jì)電路圖
緩沖器之類ADC,那么它的輸入阻抗就是一個(gè)固定值。在不帶內(nèi)緩沖器的情況下,要確定它的輸入阻抗可以通過數(shù)據(jù)表查看對(duì)應(yīng)的輸入頻率所對(duì)應(yīng)的的阻抗,相對(duì)而言帶緩沖器的情況下,確定它的輸入阻抗就簡單多了,輸入阻抗會(huì)表示在ADC內(nèi)部的結(jié)構(gòu)中[16]。(3)選擇變壓器和無源器件,使其與負(fù)載阻抗....
圖3-4DAC后端設(shè)計(jì)
電子科技大學(xué)碩士學(xué)位論文223.2.1.2DAC后端電路設(shè)計(jì)同ADC前端設(shè)計(jì)的重要性一樣,DAC后端電路是信號(hào)發(fā)射的唯一路徑,這部分電路設(shè)計(jì)不好也會(huì)大量噪聲引入發(fā)射信號(hào),導(dǎo)致發(fā)射端的信號(hào)受到干擾,進(jìn)而導(dǎo)致下級(jí)接收端的信噪比變差,所以這部分電路設(shè)計(jì)的好壞將對(duì)保障發(fā)射指標(biāo)起關(guān)鍵作用[....
圖3-6功分電路單元設(shè)計(jì)
。栽嵾速稻滐w杓浦校?匾??瘓褪親齪米榪蠱ヅ洌?郵斬?cái)\敕⑺投思淶拇??線上如果出現(xiàn)阻抗不匹配,這樣不穩(wěn)定的狀態(tài)就會(huì)表現(xiàn)輸出的電流信號(hào)上,就會(huì)引起信號(hào)在接收端反射,這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來,將會(huì)導(dǎo)致產(chǎn)生震蕩,而震蕩會(huì)在信號(hào)的上升沿和下降沿表現(xiàn)出影響,可能會(huì)導(dǎo)致延時(shí)....
圖4-3配置界面
電子科技大學(xué)碩士學(xué)位論文36計(jì)算出信納比后,根據(jù)公式4-3計(jì)算出ADC的有效位數(shù),ENOBSINAD1.76/6.02(4-3)測(cè)試時(shí),首先通過軟件設(shè)置一個(gè)接收頻率,然后對(duì)不同輸入頻率下的信號(hào)測(cè)試其信噪比,并根據(jù)SNR值計(jì)算出ADC有效位數(shù)(ENOB),測(cè)試完成后,并檢查是否符合....
本文編號(hào):3941849
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/3941849.html