發(fā)布時間：2023-05-13 00:49

　　隨著機載激光雷達的迅速發(fā)展,其對激光雷達采集系統(tǒng)性能的要求越來越高。首先,機載激光雷達的回波信號采樣頻率和分辨率越來越高,同時還需要保證采樣數(shù)據(jù)的有效性和可靠性。其次,為確保信號采樣過程無誤和降低試飛試驗成本,要求采樣數(shù)據(jù)可以實時顯示和實時存儲。存儲數(shù)據(jù)用來進行數(shù)據(jù)處理分析和數(shù)據(jù)回放。此外,機載設備在重量上有著嚴格的限制。因此,機載激光雷達信號采集存儲系統(tǒng)的研究具有巨大意義�；谏鲜霭l(fā)展現(xiàn)狀和項目需求,本文設計并實現(xiàn)了一款機載便攜式激光雷達信號采集存儲系統(tǒng)。依據(jù)項目需求分析,本文設計采用Zynq系列FPGA+DSP架構,并利用FMC接口將系統(tǒng)硬件模塊化設計。該系統(tǒng)可以實現(xiàn)四路激光雷達信號的采集、存儲和顯示,并且支持數(shù)據(jù)導出功能。同時,依據(jù)系統(tǒng)設計需求,將系統(tǒng)設計為低功耗、體積小、抗干擾和使用方便。本文首先從機載便攜式激光雷達信號采集存儲系統(tǒng)設計需求出發(fā),綜合分析系統(tǒng)設計需求,對信號采集存儲和模數(shù)轉換的基本理論進行了介紹。其次,基于系統(tǒng)設計需求分析完成系統(tǒng)總體方案設計,同時提出了系統(tǒng)載卡和系統(tǒng)子卡的設計方案。對于系統(tǒng)原理圖設計,本文將其分為采樣模塊、時鐘模塊、存儲模塊等七個模塊進行詳細介...

【文章頁數(shù)】：114 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 論文研究背景及意義
    1.2 激光雷達概述
        1.2.1 激光雷達原理
        1.2.2 激光雷達國內外發(fā)展現(xiàn)狀
    1.3 高速信號采集存儲系統(tǒng)的發(fā)展現(xiàn)狀
    1.4 本論文研究內容及研究計劃
第二章 系統(tǒng)設計需求與相關理論
    2.1 機載激光雷達系統(tǒng)
    2.2 系統(tǒng)設計需求及分析
    2.3 高速信號采集存儲相關理論
        2.3.1 信號采樣相關理論分析
        2.3.2 數(shù)據(jù)存儲接口介紹
        2.3.3 數(shù)據(jù)顯示接口概述
    2.4 ADC概論
        2.4.1 ADC架構分析
        2.4.2 ADC參數(shù)概述
    2.5 JESD204B協(xié)議概述與鏈路建立
        2.5.1 JESD204B協(xié)議
        2.5.2 JESD204B鏈路建立
    2.6 本章小結
第三章 系統(tǒng)方案設計及硬件電路設計
    3.1 系統(tǒng)總體方案設計
        3.1.1 系統(tǒng)載卡方案設計
        3.1.2 系統(tǒng)子卡方案設計
        3.1.3 FMC接口
    3.2 系統(tǒng)核心器件選型和原理圖設計
        3.2.1 核心器件選型
        3.2.2 AD采樣模塊設計
        3.2.3 時鐘模塊設計
        3.2.4 DDR3模塊設計
        3.2.5 FPGA核心電路設計
        3.2.6 DSP電路設計
        3.2.7 電源模塊設計
        3.2.8 接口模塊設計
    3.3 系統(tǒng)PCB設計
        3.3.1 信號完整性概念
        3.3.2 系統(tǒng)載卡PCB設計
        3.3.3 系統(tǒng)子卡PCB設計
    3.4 系統(tǒng)硬件功能測試
        3.4.1 電源模塊測試
        3.4.2 FPGA電路測試
        3.4.3 時鐘模塊測試
        3.4.4 DSP電路測試
    3.5 本章小結
第四章 程序設計及結果分析
    4.1 程序設計總體流程
    4.2 ADC程序設計和數(shù)據(jù)分析
        4.2.1 LMK04821芯片寄存器配置
        4.2.2 AD9680芯片寄存器配置
        4.2.3 JESD204B IP核配置
        4.2.4 數(shù)據(jù)采樣結果分析
    4.3 PS部分程序設計
        4.3.1 DDR3存儲邏輯設計
        4.3.2 網(wǎng)口通信程序設計
    4.4 Rapid IO通信邏輯設計
        4.4.1 SRIO Gen2 IP核配置
        4.4.2 數(shù)據(jù)傳輸結果分析
    4.5 DSP數(shù)據(jù)處理及分析
    4.6 SATA接口邏輯設計
        4.6.1 IP核配置
        4.6.2 數(shù)據(jù)讀寫速率及誤碼率分析
    4.7 顯示接口邏輯設計
        4.7.1 LVDS顯示接口邏輯設計
        4.7.2 HDMI顯示接口邏輯設計
    4.8 本章小結
第五章 總結與展望
    5.1 工作總結
    5.2 工作展望
參考文獻
致謝
作者簡介



本文編號：3814969