發(fā)布時間：2023-04-29 05:59

　　車載自組織網(wǎng)絡(luò)實現(xiàn)了車與車之間以及車與固定接入點之間的通信,在智能交通系統(tǒng)中發(fā)揮著重要的作用。它能夠有效地減少交通事故,緩解交通擁堵。車載自組織網(wǎng)絡(luò)具有網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)變化快、無線信道質(zhì)量不穩(wěn)定、網(wǎng)絡(luò)容量有限等特點。鑒于此,實現(xiàn)車載自組織網(wǎng)絡(luò)節(jié)點間的快速準(zhǔn)確同步是其中需要解決的一個重要問題。論文給出了一種同步檢測算法并進(jìn)行了基帶接收機(jī)的設(shè)計。首先介紹了論文的研究背景,從車載自組織網(wǎng)絡(luò)、通信中的同步技術(shù)以及FPGA的發(fā)展和應(yīng)用這三個方面進(jìn)行了論述,并給出國內(nèi)外在車載自組織網(wǎng)絡(luò)方面的研究現(xiàn)狀。其次,給出了論文所采用的自適應(yīng)門限雙峰同步檢測算法,包括同步檢測算法方案的確定、前導(dǎo)序列的設(shè)計以及同步檢測算法的完整流程,對算法中所涉及的相關(guān)運算、自適應(yīng)門限技術(shù)進(jìn)行了較為詳細(xì)的介紹。再次,進(jìn)行了基帶接收機(jī)的設(shè)計。根據(jù)基帶接收機(jī)的功能,確定了其總體結(jié)構(gòu)框架。以模塊化的方式,從功能特性和使用方法入手,逐一對FPGA模塊、ADC模塊和DDR2 SDRAM模塊進(jìn)行了較為詳細(xì)的介紹。在此基礎(chǔ)上,給出論文基帶接收機(jī)設(shè)計中各模塊的具體電路原理圖,并根據(jù)各模塊在工作時序上的特殊要求,結(jié)合信號完整性的相關(guān)知識,完成了基帶...

【文章頁數(shù)】：88 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
英文縮略語
第一章 緒論
    1.1 研究背景
        1.1.1 車載自組織網(wǎng)絡(luò)
        1.1.2 通信中的同步技術(shù)
        1.1.3 FPGA的發(fā)展及應(yīng)用
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 論文研究內(nèi)容及結(jié)構(gòu)安排
第二章 車載自組織網(wǎng)絡(luò)節(jié)點同步檢測算法
    2.1 車載自組織網(wǎng)絡(luò)節(jié)點同步方案
    2.2 車載自組織網(wǎng)絡(luò)節(jié)點同步檢測算法
        2.2.1 滑動相關(guān)器
        2.2.2 自適應(yīng)門限
        2.2.3 雙相關(guān)峰檢測過程
    2.3 本章小結(jié)
第三章 同步檢測的基帶接收機(jī)設(shè)計
    3.1 FPGA模塊
        3.1.1 FPGA的輸入輸出資源
        3.1.2 FPGA的配置方式
        3.1.3 FPGA全局時鐘資源
    3.2 模數(shù)轉(zhuǎn)換ADS5463模塊
        3.2.1 模數(shù)轉(zhuǎn)換器原理及技術(shù)指標(biāo)
        3.2.2 模數(shù)轉(zhuǎn)換器ADS5463
    3.3 存儲器DDR2 SDRAM模塊
    3.4 信號完整性
    3.5 本章小結(jié)
第四章 FPGA設(shè)計及硬件電路測試
    4.1 FPGA設(shè)計流程
        4.1.1 ISE中對FPGA和PROM編程
        4.1.2 ChipScope Pro進(jìn)行硬件調(diào)試
    4.2 FPGA內(nèi)的DCM和Block RAM資源
        4.2.1 DCM的功能和使用
        4.2.2 BRAM功能和使用
    4.3 使用FIR IP核進(jìn)行濾波器和相關(guān)器設(shè)計
    4.4 基帶接收機(jī)板卡測試
        4.4.1 ADC動態(tài)性能測試的FFT法
        4.4.2 運用MPMC進(jìn)行DDR2 SDRAM控制器設(shè)計
    4.5 本章小結(jié)
第五章 總結(jié)與展望
    5.1 工作總結(jié)
    5.2 工作展望
致謝
參考文獻(xiàn)



本文編號：3805309