靈活光網(wǎng)絡(luò)(FlexO)是一種用于信號(hào)互聯(lián)的接囗技術(shù),通過(guò)綁定多個(gè)標(biāo)準(zhǔn)速率接口來(lái)實(shí)現(xiàn)超100Gbps業(yè)務(wù)的傳輸,滿足了5G承載網(wǎng)超大帶寬的應(yīng)用需求。但在具體實(shí)施過(guò)程中,仍有許多技術(shù)問(wèn)題需要解決。在400Gbps光傳輸網(wǎng)中,從線路側(cè)OTUC4業(yè)務(wù)中恢復(fù)出OTU4業(yè)務(wù)數(shù)據(jù)的過(guò)程中,需要通過(guò)業(yè)務(wù)碼流恢復(fù)客戶時(shí)鐘,并通過(guò)相應(yīng)接口將恢復(fù)出來(lái)的OTU4業(yè)務(wù)送入客戶側(cè)光模塊。在基于FlexO技術(shù)實(shí)現(xiàn)高速光傳輸?shù)南到y(tǒng)中,本文設(shè)計(jì)了一種新型的OTUCn到n個(gè)OTUC1全數(shù)字時(shí)鐘數(shù)據(jù)恢復(fù)方案。它利用時(shí)鐘恢復(fù)算法輸出控制量,控制鎖相環(huán)頻率合成器生成所需頻率的方式來(lái)完成時(shí)鐘恢復(fù)的任務(wù),并通過(guò)恢復(fù)的時(shí)鐘來(lái)實(shí)現(xiàn)OTUCn到n個(gè)OTUC1信號(hào)數(shù)據(jù)流的重定時(shí)。該方案的核心是算法的設(shè)計(jì),本文在改進(jìn)比例積分(PID)算法后,將其應(yīng)用在時(shí)鐘恢復(fù)算法的設(shè)計(jì)中,通過(guò)FIFO水位與待恢復(fù)時(shí)鐘的約束關(guān)系生成調(diào)控量,實(shí)時(shí)控制頻率合成器生成待恢復(fù)的時(shí)鐘。經(jīng)過(guò)仿真和實(shí)測(cè)證明:該方案可以有效滿足FlexO中的時(shí)鐘恢復(fù)需求,在客戶側(cè)的帶寬發(fā)生-120¹20ppm頻偏時(shí),仍能完成對(duì)OTU4業(yè)務(wù)數(shù)據(jù)的實(shí)時(shí)恢復(fù),使FlexO...

【文章頁(yè)數(shù)】：64 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題的研究背景
    1.2 時(shí)鐘數(shù)據(jù)恢復(fù)電路發(fā)展現(xiàn)狀
    1.3 課題研究意義及主要研究?jī)?nèi)容
2 時(shí)鐘數(shù)據(jù)恢復(fù)電路概述
    2.1 鎖相環(huán)技術(shù)
        2.1.1 鎖相環(huán)的工作原理
        2.1.2 鎖相環(huán)的實(shí)現(xiàn)形式
        2.1.3 鎖相環(huán)頻率合成器
    2.2 時(shí)鐘數(shù)據(jù)恢復(fù)電路的概念
    2.3 時(shí)鐘數(shù)據(jù)恢復(fù)電路的主要結(jié)構(gòu)
        2.3.1 帶反饋環(huán)路CDR電路結(jié)構(gòu)
        2.3.2 無(wú)反饋環(huán)路CDR電路結(jié)構(gòu)
    2.4 本章小結(jié)
3 FlexO光網(wǎng)絡(luò)CDR設(shè)計(jì)概要
    3.1 FlexO光網(wǎng)絡(luò)CDR需求分析
    3.2 FlexO光網(wǎng)絡(luò)CDR功能劃分
        3.2.1 有效數(shù)據(jù)篩選
        3.2.2 客戶時(shí)鐘恢復(fù)
        3.2.3 全局分區(qū)控制
    3.3 FlexO光網(wǎng)絡(luò)CDR設(shè)計(jì)概要
    3.4 本章小結(jié)
4 FlexO光網(wǎng)絡(luò)CDR數(shù)據(jù)傳輸系統(tǒng)模型
    4.1 系統(tǒng)模型建立
        4.1.1 連續(xù)時(shí)間系統(tǒng)模型
        4.1.2 離散時(shí)間系統(tǒng)模型
    4.2 系統(tǒng)輸入模型建立
    4.3 本章小結(jié)
5 FlexO光網(wǎng)絡(luò)CDR算法設(shè)計(jì)
    5.1 PID控制算法
        5.1.1 PID控制算法的基本原理
        5.1.2 數(shù)字PID控制算法
        5.1.3 時(shí)鐘恢復(fù)算法性能指標(biāo)
    5.2 PID控制算法應(yīng)用與驗(yàn)證
        5.2.1 PID控制算法建立
        5.2.2 PID控制算法參數(shù)確立
        5.2.3 Matlab仿真與驗(yàn)證
    5.3 時(shí)鐘恢復(fù)算法設(shè)計(jì)與驗(yàn)證
        5.3.1 PID控制算法缺陷分析
        5.3.2 調(diào)控模式分類
        5.3.3 Matlab仿真與驗(yàn)證
    5.4 本章小結(jié)
6 CDR的 FPGA實(shí)現(xiàn)與實(shí)測(cè)驗(yàn)證
    6.1 CDR頂層的處理信號(hào)
        6.1.1 輸入信號(hào)
        6.1.2 輸出信號(hào)
    6.2 CDR頂層的模塊劃分
        6.2.1 FIFO緩存模塊
        6.2.2 FIFO水位采樣模塊
        6.2.3 時(shí)鐘恢復(fù)算法模塊
        6.2.4 寄存器模塊
    6.3 CDR數(shù)字設(shè)計(jì)的測(cè)試與驗(yàn)證
        6.3.1 測(cè)試環(huán)境搭建
        6.3.2 仿真與實(shí)測(cè)對(duì)比分析
    6.4 本章小結(jié)
7 總結(jié)與展望
參考文獻(xiàn)
致謝
附錄1 攻讀碩士學(xué)位期間參與的項(xiàng)目和發(fā)表的論文



本文編號(hào)：3795807