隨著視頻傳輸系統(tǒng)的高速發(fā)展,低壓差分信號(hào)LVDS（Low Voltage Differential Signal）作為高速、串行的視頻接口技術(shù)在視頻傳輸領(lǐng)域得到廣泛的應(yīng)用。但是LVDS視頻接口具有開放性,眾多的芯片制造商都推出了基于LVDS接口的發(fā)送和接收芯片,種類繁多且輸出格式不統(tǒng)一,給作業(yè)人員對(duì)電視機(jī)主板的測(cè)試過程帶來了極大的不便�；赥MDS（Transition Minimized Differential Signaling）技術(shù)的HDMI（High Definition Multimedia Interface）具有良好的兼容性,可以傳輸不經(jīng)壓縮的全數(shù)字音頻/視頻信號(hào),在消費(fèi)電子領(lǐng)域音視頻傳輸接口方面占據(jù)著統(tǒng)治地位。目前,市場(chǎng)上多采用專門的解碼芯片將LVDS差分信號(hào)轉(zhuǎn)換為RGB數(shù)據(jù),并通過VGA模擬視頻接口進(jìn)行輸出,但是解碼芯片只能對(duì)低速率的LVDS視頻信號(hào)進(jìn)行轉(zhuǎn)換,當(dāng)數(shù)據(jù)速率超過閾值后轉(zhuǎn)換出來的圖像就會(huì)發(fā)生失真。本文在上述背景之下,設(shè)計(jì)了一款基于FPGA和DDR3 SDRAM的電視機(jī)主板測(cè)試系統(tǒng)。系統(tǒng)采用ARTIX-7系列的XC7A100T-2FGG484I芯片作為核心處... 

【文章頁(yè)數(shù)】：98 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀及意義
    1.3 文章研究?jī)?nèi)容與結(jié)構(gòu)
第二章 主板測(cè)試系統(tǒng)方案設(shè)計(jì)
    2.1 圖像傳輸?shù)幕緯r(shí)序關(guān)系
    2.2 LVDS/MINI-LVDS傳輸機(jī)制
    2.3 電視機(jī)主板輸出LVDS/MINI-LVDS視頻信號(hào)的類型
    2.4 主板測(cè)試系統(tǒng)的硬件設(shè)計(jì)
    2.5 主板測(cè)試系統(tǒng)的程序模塊結(jié)構(gòu)
第三章 LVDS差分信號(hào)的采集與處理
    3.1 片上時(shí)鐘設(shè)計(jì)
        3.1.1 差分時(shí)鐘7倍頻的實(shí)現(xiàn)方法
        3.1.2 差分時(shí)鐘倍頻/分頻的仿真結(jié)果
    3.2 LVDS差分信號(hào)的采集與并行化處理
        3.2.1 I/O資源介紹
        3.2.2 利用SDR模式采集LVDS差分信號(hào)
        3.2.3 利用DDR模式采集MINI-LVDS信號(hào)
        3.2.4 串行數(shù)據(jù)的并行化處理
    3.3 數(shù)字圖像的幀同步處理
        3.3.1 提取時(shí)序控制信號(hào)
        3.3.2 幀同步處理
第四章 DDR3 SDRAM讀寫控制器
    4.1 軟核MIG的介紹
        4.1.1 MIG的配置
        4.1.2 MIG的用戶接口介紹
    4.2 DDR3 SDRAM存儲(chǔ)控制器
        4.2.1 存儲(chǔ)控制器的設(shè)計(jì)
        4.2.2 DDR3-DRIVE模塊的時(shí)序圖設(shè)計(jì)
        4.2.3 存儲(chǔ)控制器的仿真驗(yàn)證
    4.3 乒乓讀取DDR3 SDRAM存儲(chǔ)器
        4.3.1 斷層現(xiàn)象分析
        4.3.2 乒乓讀寫操作設(shè)計(jì)
        4.3.3 乒乓讀寫驗(yàn)證
    4.4 鏡像圖像反轉(zhuǎn)操作
        4.4.1 鏡像圖像反轉(zhuǎn)原理
        4.4.2 地址反轉(zhuǎn)
        4.4.3 像素點(diǎn)反轉(zhuǎn)
        4.4.4 鏡像圖像反轉(zhuǎn)調(diào)試
        4.4.5 現(xiàn)象展示
第五章 HDMI驅(qū)動(dòng)設(shè)計(jì)與TMDS通道編碼的實(shí)現(xiàn)
    5.1 HDMI驅(qū)動(dòng)設(shè)計(jì)
        5.1.1 HDMI驅(qū)動(dòng)模塊設(shè)計(jì)
        5.1.2 HDMI驅(qū)動(dòng)模塊Verilog HDL代碼設(shè)計(jì)
        5.1.3 仿真驗(yàn)證
    5.2 HDMI接口TMDS通道編碼的實(shí)現(xiàn)
        5.2.1 HDMI連接架構(gòu)
        5.2.2 8B/10B編碼方法
        5.2.3 8B/10B編碼仿真
        5.2.4 并行數(shù)據(jù)串行化處理
        5.2.5 HDMI接口輸出測(cè)試
第六章 效果展示
第七章 總結(jié)與展望
參考文獻(xiàn)
攻讀學(xué)位期間的研究成果
    1.發(fā)表的學(xué)術(shù)論文
    2.獲得的比賽獎(jiǎng)項(xiàng)
致謝
附錄


【參考文獻(xiàn)】：
期刊論文
[1]薄膜晶體管液晶顯示器的點(diǎn)對(duì)點(diǎn)傳輸協(xié)議[J]. 趙斌,周明忠,張?jiān)?王照,王念茂,徐楓程,王拂依,肖劍鋒.  液晶與顯示. 2020(04)
[2]低壓差分信號(hào)通信傳輸電纜設(shè)計(jì)和制造研究[J]. 李健,沈娟.  黑龍江科學(xué). 2020(02)
[3]基于HDMI輸出的大屏幕顯示系統(tǒng)研究與設(shè)計(jì)[J]. 陳梅金,張賽男.  電子技術(shù)與軟件工程. 2020(02)
[4]FPGA的SDR/DDR3 SDRAM控制器設(shè)計(jì)[J]. 潘亮,穆仕博,何廣亮,袁曉壘.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2020(01)
[5]國(guó)內(nèi)音頻編解碼技術(shù)方案與HDMI的傳輸支持[J]. 李婧欣,董桂官,阮向遠(yuǎn),史培寧,周陽(yáng)翔,劉鑫楠.  網(wǎng)絡(luò)新媒體技術(shù). 2019(06)
[6]基于專家系統(tǒng)和Round-Robin算法的芯片編程系統(tǒng)[J]. 曾華鵬,喬佳,周曦國(guó),湯莉,賀陽(yáng).  天津師范大學(xué)學(xué)報(bào)(自然科學(xué)版). 2019(05)
[7]基于LVDS的長(zhǎng)距離高速串行數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[J]. 周弟偉.  信息通信. 2019(06)
[8]基于LVDS的高可靠性遠(yuǎn)距離數(shù)據(jù)傳輸設(shè)計(jì)[J]. 雷武偉,文豐,劉東海,王淑琴.  電子技術(shù)應(yīng)用. 2019(06)
[9]基于Verilog的VGA顯示控制電路設(shè)計(jì)[J]. 王涌,肖順文,羅春梅.  數(shù)字技術(shù)與應(yīng)用. 2019(04)
[10]大屏幕TFT-LCD驅(qū)動(dòng)電路設(shè)計(jì)[J]. 陳文明.  光電技術(shù)應(yīng)用. 2019(01)

博士論文
[1]高速數(shù)字電路的信號(hào)傳輸及其噪聲抑制[D]. 蔣冬初.西安電子科技大學(xué) 2014

碩士論文
[1]基于FPGA的LVDS視頻轉(zhuǎn)換板的設(shè)計(jì)與實(shí)現(xiàn)[D]. 高升旭.電子科技大學(xué) 2018
[2]HDMI中HDCP2.2發(fā)送端的研究設(shè)計(jì)[D]. 智景松.北京工業(yè)大學(xué) 2017
[3]基于FPGA的視頻顯示系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 章冬波.華中科技大學(xué) 2017
[4]基于FPGA與DDR2的視頻轉(zhuǎn)換系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)[D]. 余昌勝.西安電子科技大學(xué) 2014



本文編號(hào)：3729153