發(fā)布時間：2022-07-13 17:58

　　CEPC是環(huán)形正負(fù)電子對撞機(jī)（Circular Electron-Positron Collider）的簡稱,它是一個由中國科學(xué)院高能物理研究所及其他國內(nèi)外眾多機(jī)構(gòu)合作的粒子對撞機(jī)研究項(xiàng)目。JadePix3作為一款應(yīng)用于CEPC中的頂點(diǎn)探測器芯片,由華中師范大學(xué)和中國科學(xué)院高能物理研究所合作設(shè)計完成,它工作在粒子對撞點(diǎn)的最前端,用于獲取粒子對撞后的相關(guān)數(shù)據(jù)信息,并通過電子學(xué)讀出系統(tǒng)傳輸?shù)胶蠖诉M(jìn)行解析和處理,從而精準(zhǔn)測量對撞反應(yīng)中所產(chǎn)生的次級帶電粒子的徑跡。為了保證這一過程中數(shù)據(jù)傳輸?shù)臏?zhǔn)確性,同時降低誤碼率,一個穩(wěn)定的采樣時鐘信號必不可少。集成CMOS電荷泵鎖相環(huán)PLL（Phase Lock Loop）因其具有集成度高、輸出時鐘頻率可調(diào)、輸出時鐘穩(wěn)定、相位噪聲小等特點(diǎn),成為經(jīng)典的時鐘產(chǎn)生設(shè)計方案。本文的研究內(nèi)容是基于TowerJazz 180nm CMOS工藝設(shè)計的一款中心頻率為400MHz的集成CMOS電荷泵鎖相環(huán)PLL芯片,其將作為CEPC頂點(diǎn)探測器芯片JadePix3的數(shù)據(jù)傳輸系統(tǒng)中的重要組成部分,為整個系統(tǒng)提供穩(wěn)定可靠的時鐘信號。本項(xiàng)目中主要的研究設(shè)計難點(diǎn)及創(chuàng)新點(diǎn)如下:1、對鎖相... 

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖１．１?ＣＥＰＣ簡易平面結(jié)構(gòu)圖??在對撞實(shí)驗(yàn)中會產(chǎn)生一些次級帶電粒子，對撞頂點(diǎn)和這種次級頂點(diǎn)通常是無法??

圖３．５三階ＰＬＬ環(huán)路最大相位裕度與系數(shù)ｍ＝Ｃｌ／Ｃ２的關(guān)系曲線??＝

圖３．６?ＰＬＬ?Ｓｉｍｕｌｉｎｋ行為級建模仿真??圖３．６中的ＰＦＤ模塊采用前面介紹的三態(tài)鑒頻鑒相器結(jié)構(gòu)，如圖３．７所示

【參考文獻(xiàn)】：
期刊論文
[1]0.18μm自偏置鎖相環(huán)抗單粒子輻射加固技術(shù)研究[J]. 周昕杰,郭剛,沈東軍,史淑廷,陳嘉鵬.  固體電子學(xué)研究與進(jìn)展. 2016(04)
[2]電荷泵鎖相環(huán)的相位噪聲研究[J]. 童姣葉,李榮寬,何國軍.  電子技術(shù)應(yīng)用. 2016(01)
[3]基于simulink的電荷泵鎖相環(huán)頻率合成器建模與仿真[J]. 谷濤,黃勇.  信息通信. 2015(03)

博士論文
[1]ATLAS液氬量能器前端讀出系統(tǒng)Phase-Ⅰ升級的光纖數(shù)據(jù)傳輸ASIC設(shè)計[D]. 李筱婷.華中師范大學(xué) 2014

碩士論文
[1]CEPC頂點(diǎn)探測器原型芯片MIC4的數(shù)字讀出設(shè)計與實(shí)現(xiàn)[D]. 游必輝.華中師范大學(xué) 2019
[2]低噪聲鎖相環(huán)頻率合成器的研究與設(shè)計[D]. 徐嚴(yán).南京郵電大學(xué) 2018
[3]CMOS工藝下鎖相環(huán)的研究與設(shè)計[D]. 曾銘.中國科學(xué)技術(shù)大學(xué) 2018
[4]一種低噪聲CMOS電荷泵鎖相環(huán)的研究與設(shè)計[D]. 崔文婷.哈爾濱工業(yè)大學(xué) 2017
[5]基于CMOS的線性鎖相環(huán)研究與設(shè)計[D]. 王超然.江蘇大學(xué) 2016
[6]快速自適應(yīng)全數(shù)字鎖相環(huán)的研究與設(shè)計[D]. 盛臻.南華大學(xué) 2014
[7]電荷泵式鑒頻鑒相器電路設(shè)計[D]. 鄒亮.安徽大學(xué) 2010
[8]高速低噪聲電荷泵鎖相環(huán)設(shè)計[D]. 田穎.天津大學(xué) 2008



本文編號：3660504