針對(duì)中大型機(jī)載有源相控陣?yán)走_(dá)系統(tǒng)的需求,提出一種射頻數(shù)字一體化高集成寬帶收發(fā)模塊的設(shè)計(jì)方案。相比于傳統(tǒng)雷達(dá)收發(fā)系統(tǒng)的射頻、數(shù)字部分獨(dú)立設(shè)計(jì)的方式,本設(shè)計(jì)將射頻前端電路與數(shù)字收發(fā)電路集成在一個(gè)標(biāo)準(zhǔn)6UASAAC插件內(nèi),以提高集成度、降低功耗。該模塊可以實(shí)現(xiàn)2GHz以上瞬時(shí)帶寬的寬帶激勵(lì)信號(hào)產(chǎn)生和寬帶信號(hào)采集。本文先詳細(xì)介紹了一體化收發(fā)模塊的硬件組成和設(shè)計(jì)原理,其次介紹了FPGA軟件設(shè)計(jì)思想,最后給出該模塊的硬件測(cè)試和數(shù)據(jù)分析結(jié)果。 

【文章來(lái)源】：雷達(dá)科學(xué)與技術(shù). 2020,18(03)北大核心

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

一體化高集成度寬帶收發(fā)模塊基本組成框圖

寬窄帶模擬激勵(lì)模塊鏈路如圖2所示。DAC輸出的中高頻信號(hào)經(jīng)過(guò)開(kāi)關(guān)分別送入倍頻支路和變頻支路。倍頻支路將信號(hào)進(jìn)行二倍頻并濾波放大，產(chǎn)生瞬時(shí)帶寬2GHz的寬帶激勵(lì)信號(hào)。變頻支路將信號(hào)與本振混頻，濾波放大得到8～12GHz的射頻信號(hào)窄帶激勵(lì)信號(hào)。寬窄帶激勵(lì)信號(hào)由開(kāi)關(guān)控制切換、分時(shí)輸出。圖1中的解調(diào)模塊將寬帶回波射頻信號(hào)經(jīng)過(guò)放大、濾波、混頻，正交解調(diào)為基帶I/Q信號(hào)，送入ADC進(jìn)行數(shù)字采樣。

仿真軟件采用Agilent ADS2011。圖3為兩片ADC時(shí)鐘信號(hào)輸入路徑仿真結(jié)果。由結(jié)果可以看到兩路時(shí)鐘信號(hào)幅度相位一致性很高。兩路2.4GHz采樣時(shí)鐘在PCB走線上只差22ps。圖4為兩片ADC輸入信號(hào)在1.8GHz頻率下的仿真結(jié)果。結(jié)果表明兩路信號(hào)的幅度相位一致性很好。由圖4(c）可見(jiàn)，在1.8GHz頻率下，兩通道相對(duì)延遲時(shí)間相差僅2.2ps，足以滿足設(shè)計(jì)需求。

【參考文獻(xiàn)】：
期刊論文
[1]寬帶數(shù)字陣列雷達(dá)通道均衡方法的設(shè)計(jì)與實(shí)現(xiàn)[J]. 張?jiān)?鮑慶龍,楊劍,陳曾平.  信號(hào)處理. 2010(03)

博士論文
[1]射頻功放數(shù)字預(yù)失真線性化技術(shù)研究[D]. 詹鵬.電子科技大學(xué) 2012

碩士論文
[1]基于FPGA的寬帶多通道信號(hào)發(fā)生器研制[D]. 劉少華.西安電子科技大學(xué) 2018
[2]寬帶雷達(dá)通道信號(hào)處理[D]. 董明陽(yáng).西安電子科技大學(xué) 2017
[3]基于FPGA的高速零中頻IQ均衡算法研究與實(shí)現(xiàn)[D]. 宋天陽(yáng).電子科技大學(xué) 2017



本文編號(hào)：3580453