基于TMS320DM8168的H.264快速視頻編碼算法研究
發(fā)布時(shí)間:2021-07-04 02:51
隨著通信技術(shù)的快速發(fā)展,視頻逐漸成為了人類傳遞信息的主要方式之一。于此同時(shí),大量的視頻信息給網(wǎng)絡(luò)傳輸和視頻存儲(chǔ)帶來(lái)了巨大的壓力。由于H.264編碼標(biāo)準(zhǔn)具有高效的編碼效率,在視頻編解碼領(lǐng)域得到了廣泛的應(yīng)用。但在一些領(lǐng)域,比如視頻會(huì)議、遠(yuǎn)程醫(yī)療、視頻制導(dǎo),對(duì)視頻的延時(shí)要求特別高,這就使得研究H.264快速視頻編碼算法越發(fā)的重要。開(kāi)發(fā)視頻編碼系統(tǒng)是一件十分龐大而且復(fù)雜的工程,為了縮短編碼系統(tǒng)的開(kāi)發(fā)時(shí)間,降低設(shè)計(jì)復(fù)雜度和設(shè)計(jì)的工作量,同時(shí)保證較好的實(shí)時(shí)性要求,本文采用TI推出的專門針對(duì)視頻編解碼的高性能處理器芯片TMS320DM8168,設(shè)計(jì)了一個(gè)視頻編碼硬件系統(tǒng);并利用其推出的DVR-RDK軟件開(kāi)發(fā)包,實(shí)現(xiàn)了視頻采集、視頻編碼和基于RTP協(xié)議的網(wǎng)絡(luò)組播,最后利用視頻播放軟件VLC進(jìn)行解碼并顯示;谏衔奶岬降囊曨l編解碼系統(tǒng),本文從采集到解碼等多個(gè)環(huán)節(jié)逐一分析,明確造成延時(shí)的來(lái)源,有針對(duì)性地來(lái)減小整個(gè)視頻編解碼系統(tǒng)的延時(shí)。本文主要提出以下幾個(gè)方法來(lái)減小視頻編碼系統(tǒng)的延時(shí)。1.結(jié)合TMS320DM8168的多核架構(gòu),提出了幀層并行處理方法,使視頻采集、視頻編碼和網(wǎng)絡(luò)傳輸3個(gè)任務(wù)能夠在多個(gè)核同時(shí)并...
【文章來(lái)源】:西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:93 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
TMS320DM8168系統(tǒng)組成
主要負(fù)責(zé)外圍設(shè)備控制功能,包括數(shù)據(jù)讀取、存儲(chǔ)、控制等功能。(2) DSP 子系統(tǒng) 最高頻率 1GHz; 浮點(diǎn)超長(zhǎng)指令字(VLIW)DSP; 64 個(gè)通用 32 位寄存器; 6 個(gè)算術(shù)邏輯單元(ALU); 2 個(gè)乘法器; 256K 字節(jié) L2 統(tǒng)一映射 RAM 和高速緩存; 主要負(fù)責(zé) OSD 或算法處理。(3) 高清視頻圖像協(xié)處理器HDVICP2 是高清視頻圖像協(xié)處理器,支持每秒 60 幀逐行或每秒 120 場(chǎng)隔行 10分辨率精度。HDVICP2 支持以下的編解碼(Codec)標(biāo)準(zhǔn),可以加速編解碼標(biāo)準(zhǔn)的有功能,不需要 DSP 干預(yù)。HDVICP2 主要支持 BP/MP/HP 編碼和解碼;支持 H.2的 Fast Profile/ECDO 編碼和解碼。
HDVPSS 內(nèi)部結(jié)構(gòu)
【參考文獻(xiàn)】:
期刊論文
[1]峰值信噪比不能正確反映電視圖像的主觀質(zhì)量[J]. 徐孟俠. 電視技術(shù). 2004(07)
博士論文
[1]基于超長(zhǎng)指令字處理器的同時(shí)多線程關(guān)鍵技術(shù)研究[D]. 萬(wàn)江華.國(guó)防科學(xué)技術(shù)大學(xué) 2006
碩士論文
[1]H.264視頻編解碼的FPGA實(shí)現(xiàn)[D]. 高李娜.西安電子科技大學(xué) 2017
[2]基于TMS320DM385的低延時(shí)H.264視頻編碼算法研發(fā)[D]. 周嘉彬.浙江大學(xué) 2017
[3]DM8168高清視頻采集系統(tǒng)開(kāi)發(fā)[D]. 文念.華中科技大學(xué) 2016
[4]無(wú)人機(jī)低時(shí)延抗誤碼音視頻編解碼系統(tǒng)軟件設(shè)計(jì)[D]. 張露.浙江大學(xué) 2016
[5]基于Davinci處理器的H.264視頻編碼器軟件設(shè)計(jì)和優(yōu)化實(shí)現(xiàn)[D]. 應(yīng)翔.浙江大學(xué) 2007
本文編號(hào):3263879
【文章來(lái)源】:西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:93 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
TMS320DM8168系統(tǒng)組成
主要負(fù)責(zé)外圍設(shè)備控制功能,包括數(shù)據(jù)讀取、存儲(chǔ)、控制等功能。(2) DSP 子系統(tǒng) 最高頻率 1GHz; 浮點(diǎn)超長(zhǎng)指令字(VLIW)DSP; 64 個(gè)通用 32 位寄存器; 6 個(gè)算術(shù)邏輯單元(ALU); 2 個(gè)乘法器; 256K 字節(jié) L2 統(tǒng)一映射 RAM 和高速緩存; 主要負(fù)責(zé) OSD 或算法處理。(3) 高清視頻圖像協(xié)處理器HDVICP2 是高清視頻圖像協(xié)處理器,支持每秒 60 幀逐行或每秒 120 場(chǎng)隔行 10分辨率精度。HDVICP2 支持以下的編解碼(Codec)標(biāo)準(zhǔn),可以加速編解碼標(biāo)準(zhǔn)的有功能,不需要 DSP 干預(yù)。HDVICP2 主要支持 BP/MP/HP 編碼和解碼;支持 H.2的 Fast Profile/ECDO 編碼和解碼。
HDVPSS 內(nèi)部結(jié)構(gòu)
【參考文獻(xiàn)】:
期刊論文
[1]峰值信噪比不能正確反映電視圖像的主觀質(zhì)量[J]. 徐孟俠. 電視技術(shù). 2004(07)
博士論文
[1]基于超長(zhǎng)指令字處理器的同時(shí)多線程關(guān)鍵技術(shù)研究[D]. 萬(wàn)江華.國(guó)防科學(xué)技術(shù)大學(xué) 2006
碩士論文
[1]H.264視頻編解碼的FPGA實(shí)現(xiàn)[D]. 高李娜.西安電子科技大學(xué) 2017
[2]基于TMS320DM385的低延時(shí)H.264視頻編碼算法研發(fā)[D]. 周嘉彬.浙江大學(xué) 2017
[3]DM8168高清視頻采集系統(tǒng)開(kāi)發(fā)[D]. 文念.華中科技大學(xué) 2016
[4]無(wú)人機(jī)低時(shí)延抗誤碼音視頻編解碼系統(tǒng)軟件設(shè)計(jì)[D]. 張露.浙江大學(xué) 2016
[5]基于Davinci處理器的H.264視頻編碼器軟件設(shè)計(jì)和優(yōu)化實(shí)現(xiàn)[D]. 應(yīng)翔.浙江大學(xué) 2007
本文編號(hào):3263879
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/3263879.html
最近更新
教材專著