相位噪聲是描述時鐘信號頻率穩(wěn)定度的重要指標(biāo),對信號分析與測試具有重要意義。電子技術(shù)的飛速發(fā)展對時鐘信號質(zhì)量提出了更高的要求,傳統(tǒng)相位噪聲測試系統(tǒng)已不適應(yīng)當(dāng)前的發(fā)展。新一代的相位噪聲測試系統(tǒng)采用更先進(jìn)的理論與技術(shù),底部噪聲更低,測試時間更快。本文重點(diǎn)研究了互相關(guān)算法和功率譜估計(jì)算法,并在FPGA中進(jìn)行了算法驗(yàn)證。本文主要對以下幾個方面進(jìn)行了研究:1.相位噪聲測量方法及其原理研究。本文首先研究了目前主流的相位噪聲測試系統(tǒng)的主要理論背景和系統(tǒng)結(jié)構(gòu)方案,最終采用模擬鑒相+數(shù)字處理的系統(tǒng)構(gòu)架。2.互相關(guān)譜估計(jì)的相位噪聲數(shù)字化處理算法研究。本文對比研究了功率譜的直接估計(jì)法和間接估計(jì)法的算法性能,進(jìn)行了互相關(guān)功率譜的算法仿真,最終證明多次互相關(guān)算法能夠獲得更低噪底的功率譜曲線,得出該算法對噪聲底部的有抑制效果的結(jié)論。3.多分辨率功率譜估計(jì)方案研究。針對互相關(guān)功率譜估計(jì)存在近端分辨率不匹配的問題,提出了多分辨率功率譜估計(jì)方案,采用CIC+FIR的級聯(lián)方式實(shí)現(xiàn)了抽取濾波器設(shè)計(jì),可以實(shí)現(xiàn)多分辨率譜估計(jì)。利用FPGA有限的硬件資源設(shè)計(jì)了數(shù)字處理模塊中的多種數(shù)據(jù)處理結(jié)構(gòu),在資源利用最小化的同時提升了計(jì)算速度。... 

【文章來源】： 吳偉 電子科技大學(xué)

【文章頁數(shù)】：72 頁

【學(xué)位級別】：碩士

【部分圖文】：

相位噪聲正交波形測試圖

圖6-64個IP核進(jìn)行交替處理仿真圖

讀寫使能交錯有效，可以使輸入的數(shù)據(jù)流沒有任何停頓地送到兩個FIFO中，并輸出出來，兩個FIFO交替進(jìn)行數(shù)據(jù)存儲與輸出，并且控制FIFO寫入的數(shù)據(jù)量，可以實(shí)現(xiàn)任意長度的數(shù)據(jù)分段依次傳輸，且不會丟失數(shù)據(jù)點(diǎn)。所以乒乓操作適合用于實(shí)時的定長度數(shù)據(jù)處理。在本模塊的應(yīng)用中，F(xiàn)FT的工作時鐘至少都是輸入數(shù)據(jù)的十倍，在更低頻段的數(shù)據(jù)時鐘跨度更是達(dá)到千倍，對于FFT的運(yùn)算速度能夠處理傳過來的數(shù)據(jù)的，只需將乒乓操作輸出的數(shù)據(jù)送入FFT模塊，并在其有效數(shù)據(jù)到來的前一個時鐘將start信號置1，就可以完成FFT模塊的端口信號配置。圖6-8跨時鐘域數(shù)據(jù)處理模塊仿真圖如圖6-8所示，兩路信號的輸入數(shù)據(jù)就需要兩個乒乓操作，共四個FIFO。乒乓操作合理控制了輸入到FFT模塊中的數(shù)據(jù)流，異步FIFO將低時域的數(shù)據(jù)信號同步到高時鐘域下，兩者結(jié)合使用可以將大大提高系統(tǒng)的運(yùn)算成本。這種方案節(jié)省了FPGA中的乘法器資源，簡化了設(shè)計(jì)思路，由于FFT依然處于高時鐘頻率下的工作模式，因此還提高了系統(tǒng)的運(yùn)行速度。


本文編號：3000458