基帶信號發(fā)生器通道校正模塊設計
發(fā)布時間:2020-08-11 14:15
【摘要】:I/Q基帶信號發(fā)生器在現代通信系統(tǒng)中扮演著重要的角色,獨立的基帶源必須滿足廣泛的測試要求,而良好的通道特性是確保信號質量良好的主要環(huán)節(jié)之一。本文中的80MHz I/Q基帶信號發(fā)生器通道主要包含兩部分,一是DAC(Digital-toAnalog Converter),另一部分是模擬通道。數字基帶信號從FPGA(Field Programmable Gate Array)輸出后送入DAC轉換為模擬基帶信號,再經過模擬通道進行重構濾波。由于通道的頻率響應的關系,使得輸出信號產生失真,從而導致在對基帶信號進行評估時EVM(Error Vector Magnitude)等指標惡化。為了減小EVM值和誤碼率,本文研究了I/Q通道的幅頻特性和相頻特性,并設計了對應的幅頻補償濾波器和相頻補償濾波器,在FPGA內實現FIR(Finite Impulse Response)濾波器,對波形數據進行預處理,使得波形經過通道后減小失真。文章的主要研究內容和工作分為以下幾個部分:1.針對基帶信號發(fā)生器板卡的特性制定了對應的幅頻響應和相頻響應測量方案,對基帶信號發(fā)生器I/Q通道的頻率響應做了詳細分析,并據此給出了校正的總體方案。2.對幅頻補償濾波器和相頻補償濾波器進行了研究,通過推導分析得到所需要設計的幅度補償函數和相位補償函數。在設計幅頻補償濾波器時,研究了窗函數設計法和頻率抽樣設計法;在設計相位補償濾波器時,研究了最大平坦準則FIR分數延時濾波器和分數延時全通濾波器。3.簡要分析了乘累加結構和分布式結構數字濾波器,并制定了詳細的FPGA實現方案,在FPGA中完成了幅度補償濾波模塊和分數延時可變的Farrow濾波模塊。4.在Matlab中生成QAM、FSK、PSK等多種數字調制基帶信號,通過上位機的控制將信號送入通道的輸入端,在輸出端測量基帶信號的EVM等指標,比較校正前后的EVM值,確保校正后的EVM在1%之內。
【學位授予單位】:電子科技大學
【學位級別】:碩士
【學位授予年份】:2019
【分類號】:TN911.6
【圖文】:
圖 2-2 矩形脈沖圖 2-3 周期矩形脈沖串沖代替周期沖激串去對數字信號進行采樣, rnx t x n u t nT u t nT 采樣的序列,當 無限趨近于 T 時,即每個采
圖 2-3 周期矩形脈沖串用周期矩形脈沖代替周期沖激串去對數字信號進行采樣,則 rnx t x n u t nT u t nT (2其中 x[ n ] 是待采樣的序列,當 無限趨近于 T 時,即每個采樣值的保持時近 T 時,這就是零階保持采樣。在數字信號轉換為模擬信號的過程中,其核心器件就是 DAC,而 DAC 的特性就是零階保持特性。零階保持是 DAC 對實際信號進行重構的一個數也就是說,它描述了將離散時間信號轉換為連續(xù)時間信號的效果,其工作每個采樣值保持一個采樣時間間隔。將待采樣序列 通過 DAC 將其重建為連續(xù)時間波形 ZOHx t ,當 向 rx t 取極限,則
式(2-8)中, px t 可以看成是沖激串對模擬信號 x(t)的采樣,其傅里葉 121 221pskskX j X j P jX j kTX j kT (2其中s 為時鐘角頻率, k 0, 1 , 2在通過 DAC 之后,輸出信號 ZOHx t 得傅里葉變換為 2ZOH2rectsin 2j Tpskt TX j X jTc T e X j k (2
本文編號:2789177
【學位授予單位】:電子科技大學
【學位級別】:碩士
【學位授予年份】:2019
【分類號】:TN911.6
【圖文】:
圖 2-2 矩形脈沖圖 2-3 周期矩形脈沖串沖代替周期沖激串去對數字信號進行采樣, rnx t x n u t nT u t nT 采樣的序列,當 無限趨近于 T 時,即每個采
圖 2-3 周期矩形脈沖串用周期矩形脈沖代替周期沖激串去對數字信號進行采樣,則 rnx t x n u t nT u t nT (2其中 x[ n ] 是待采樣的序列,當 無限趨近于 T 時,即每個采樣值的保持時近 T 時,這就是零階保持采樣。在數字信號轉換為模擬信號的過程中,其核心器件就是 DAC,而 DAC 的特性就是零階保持特性。零階保持是 DAC 對實際信號進行重構的一個數也就是說,它描述了將離散時間信號轉換為連續(xù)時間信號的效果,其工作每個采樣值保持一個采樣時間間隔。將待采樣序列 通過 DAC 將其重建為連續(xù)時間波形 ZOHx t ,當 向 rx t 取極限,則
式(2-8)中, px t 可以看成是沖激串對模擬信號 x(t)的采樣,其傅里葉 121 221pskskX j X j P jX j kTX j kT (2其中s 為時鐘角頻率, k 0, 1 , 2在通過 DAC 之后,輸出信號 ZOHx t 得傅里葉變換為 2ZOH2rectsin 2j Tpskt TX j X jTc T e X j k (2
【參考文獻】
相關期刊論文 前4條
1 吳高奎;嚴濟鴻;何子述;胡進峰;;基于Farrow結構的分數時延濾波器[J];雷達科學與技術;2010年03期
2 劉科;田書林;肖寅東;;基于偽插值的信號源幅頻特性補償方法研究[J];電子測量與儀器學報;2009年07期
3 黃翔東;王兆華;;基于全相位幅頻特性補償的FIR濾波器設計[J];電路與系統(tǒng)學報;2008年02期
4 王文梁;田書林;劉科;;DDS信號源的幅頻特性補償方法研究[J];測控技術;2007年08期
相關博士學位論文 前1條
1 潘卉青;高速TIADC并行采樣系統(tǒng)綜合校正技術研究[D];電子科技大學;2010年
相關碩士學位論文 前4條
1 江易蔚;實時頻譜分析儀數字處理前端模塊設計[D];電子科技大學;2018年
2 周浩;寬帶示波器中數字校正方法研究[D];電子科技大學;2015年
3 劉艷茹;并行ADC采樣通道失配誤差的一種實時估計及校正方法研究[D];電子科技大學;2010年
4 武長春;任意波形發(fā)生器幅頻校正方法研究及模塊設計[D];電子科技大學;2010年
本文編號:2789177
本文鏈接:http://sikaile.net/kejilunwen/xinxigongchenglunwen/2789177.html